SU447823A1 - Умножитель частоты импульсного сигнала - Google Patents
Умножитель частоты импульсного сигналаInfo
- Publication number
- SU447823A1 SU447823A1 SU1816033A SU1816033A SU447823A1 SU 447823 A1 SU447823 A1 SU 447823A1 SU 1816033 A SU1816033 A SU 1816033A SU 1816033 A SU1816033 A SU 1816033A SU 447823 A1 SU447823 A1 SU 447823A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulse
- output
- frequency
- code
- input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к импульсной технике .
Известен умножитель частоты импульсного сигнала, содержащий управл емый генератор импульсов, формирователь импульсов, преобразователь длительности импульсов в напр жение , состо щий из счетчика, регистра, преобразовател код-напр жение, элемента задержки и блока переписи кода, импульсный генератор образцовой частоты, фазовый компаратор , состо щий из ключей, логических схем «И и триггеров, делите.чь частоты, включенный в цени обратной св зи, интегратор , состо щий из реверсивного счетчика и преобразовател код-напр жение, и сумматор , на входы которого ноданы сигналы с выхода преобразовател код-напр жение и выхода интегратора.
Цель изобретени - уменьшение паразитной частотной модул ции выходного сигнала.
Дл этого в умножитель введены блок выделени нулевых значений сигнала и переполнени реверсивного счетчика интегратора, триггер и дополнительный ключ, причем выход дополнительного ключа подключен к входу блока переписи кода, один из входов ключа соединен с выходом формировател импульсов , а другой - с выходом триггера, один из входов которого соедииен с входом блока переписи кода, а другой через блок выделени
нулевых значений сигиала и переиолнепп реверсивного счетчика - с выходом интегратора . На фиг. 1 изображена функциональна
схема предлагаемого умно кител ; на фиг. 2 и 3 - временные диаграммы, по сн ющие его работу.
Принцип действи преобразовател 1 длительности импульса в напр жение и фазового
компаратора 2 следующий. На счетчик 3 преобразовател непрерывно поступают пмпульсы с генератора 4 образцовой частоты. Каждый импульс входной частоты после некоторой небольшой задержки в элементе задержки 5
производит сброс на нуль счетчика 3. Благодар этому в каждый момент прихода импульсов входной частоты код в счетчике 3 пропорционален периоду Гх сигнала умножаемой частоты. Если в момент прихода импульса
входного сигнала триггер 6 находитс в состо нии , разрешаЕОщем прохождение этого импульса на блок переписи кода 7, производитс перепись кода счетчика 3, пропорционального периоду Гх в регистр 8. Последний
управл ет преобразователем код-папр жение 9, величина напр жени которого будет пр мо пропорциональна периоду Гх с точностью , определ емой соотнощением Гх и То (То - период колебаний генератора 4 образцовой частоты). Благодар введению триггера 6 и ключа 10 перепись кода из счетчика 3 в регистр 8 будет осуществл тьс лишь тогда, когда изменение входной частоты выходит за пределы полосы синхронизма, определ емой диапазоном регулировани частоты но замкнутому контуру. Фазовый компаратор 2 в двух возможных случа х, когда период Гос импульсов обратной св зи С выхода делител частоты 11 больше или меньше периода Гх, работает следующим образом. Случаю Гоо Т соответствует временна диаграмма на фиг. 2. В момент ti очередной импульс- входной частоты поступает через ключ 12 на шину сброса в нулевое положеиие делител 11. Ключ 12, управл емый с выхода «1 триггера 13, находитс в открытом состо нии, так как коммутаци триггера происходит импульсами, задержанными относительно входных на врем тз (с выхода элемента задержки 5). Путем сброса в нуль делител 11 осуществл етс синфазирование начала сравннтельных интервалов времени (Гх + ) и поскольку Тз должно быть меньще Гх, то можно считать, что сравниваютс Гх и Гос. По фронту импульса с выхода триггера 13 срабатывает триггер 14. В момент 4(2 ti -}- Гх) приходит очередной импульс входного сигнала, при этом сброс делител и 11 в нулевое положение не происходит, так как ключ 12 находитс в закрытом состо нии. Задержанный входной импульс (момент а + Тз) переключает триггер 13. На врем At совпадений уровней выходов «1 триггеров 13 и 14 срабатывает схема «И 15. Конец этого интервала определ етс импульсом переполнени делител 11 (момент времени тз), когда триггер 14 возвращаетс в исходное состо ние. Таким образом, ключ 16, пропускающий импульсы образцовой частоты на вход «Вычесть реверсивного счетчика 17, открываетс схемой «И 15 на врем Д/f Гос - Тх - - 00 - . где TOO Гвых. /( (К - коэффициент умножени , равный коэффициенту делител 11); вых - период выходных колебаний умножител . Случаю Гос TX соответствует временна диаграмма на фиг. 3. Процессы отличаютс тем, что импульс переполнени делител 11 приходит раньше очередного импульса входной частоты и ключ 18 открываетс схемой «И 19 на врем л,1 - j- 7 Л4 - J X ОСУмножитель работает следующим образом. В установившемс режиме обрабатываетс такое значение управл ющего напр жени на зыходе сумматора 20, при котором имеет место равенство . Т ос - вых А X Равенство приближенное, так как Гх - величина непрерывна , а Гос принимает конечное множество значений. В силу приближенности равенства в установившемс режиме наблюдаютс колебани выходной частоты с относительным размахом, определ емым величиной указанного произведени . В случае изменени Гх регулирующее действие фазового компаратора 2, открывающего ключ 16 или 18, приводит к установлению в реверсивном счетчике 17 нового числа, соответствующего равенству (1). Благодар свойствам импульсной системы регулировани переходный процесс может быть весьма коротким при надлежащем выборе параметров умножител . Если изменение Гх выходит за пределы возможной регулировки по каналу обратной св зи (носредством реверсивного счетчика), то в действие вступает пр мой канал регулировани (через преобразователь длительность-код-напр жение). В этом случае реверсивный счетчик 17 либо переполн етс , либо обнул етс , в результате блок выделени нулевых значений и нереполнени реверсивного счетчика 21 интегратора 22 подает команду на обновление числа в регистре 8 в соответствии с изменившимс значением ГхПосле этого более точна подстройка частоты управл емого генератора 23 осуществл етс по цепи обратной св зи, а число в регистре 8 остаетс неизменным до следующего существенного изменени входной частоты. Дл нормальной работы умножител весь диапазон возможных значеннй управл ющего напр жени с выхода преобразовател код- напр жение 24 в пересчет ко входу управл емого генератора должен составить не менее двух ступеней квантовани входного напр жени преобразовател код-напр жение 9. Кроме того, на фиг. 1 показан формирователь импульсов 25. Предмет изобретени Умножитель частоты импульсного сигнала, содержащий управл емый генератор импульсов , формирователь импульсов, преобразователь длительности импульсов в напр жение, состо щий из счетчика, регистра, преобразовател код-напр жение, элемента задержки и блока переписи кода, импульсный генератор образцовой частоты, фазовый компаратор, состо щий из ключей, логических схем «И и триггеров, делитель частоты, включенный в цепи обратной св зи, интегратор, состо щий из реверсивного счетчика и преобразовател код-напр жение, и сумматор, на входы которого поданы сигналы с выхода преобразоваел код-напр жение и выхода интегратора, отличающийс тем, что, с целью уменьени паразитной частотной модул ции выодного снгнала, в него введены блок выделени нулевых значений сигнала и переполнени еверсивного счетчика интегратора, триггер и ополнительный ключ, причем выход дополнительного ключа подключен к входу блока переписи кода, один из входов ключа соединен с выходом формировател импульсов, а другой - с выходом триггера, один из входов
которого соединен с входом блока переписи кода, а другой через блок выделени нулевых значений сигнала и переполнени реверсивного счетчика - с выходом интегратора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1816033A SU447823A1 (ru) | 1972-07-31 | 1972-07-31 | Умножитель частоты импульсного сигнала |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1816033A SU447823A1 (ru) | 1972-07-31 | 1972-07-31 | Умножитель частоты импульсного сигнала |
Publications (1)
Publication Number | Publication Date |
---|---|
SU447823A1 true SU447823A1 (ru) | 1974-10-25 |
Family
ID=20523523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1816033A SU447823A1 (ru) | 1972-07-31 | 1972-07-31 | Умножитель частоты импульсного сигнала |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU447823A1 (ru) |
-
1972
- 1972-07-31 SU SU1816033A patent/SU447823A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2665411A (en) | Double interpolation method and apparatus for measuring time intervals | |
GB1480581A (en) | Phase-locked loop | |
SU447823A1 (ru) | Умножитель частоты импульсного сигнала | |
GB1111355A (en) | Stabilised variable oscillator | |
GB1229376A (ru) | ||
SU764111A1 (ru) | Устройство задержки импульсов | |
SU495771A1 (ru) | Цифровое устройство перестройки частоты управл емых генераторов | |
JPS54124611A (en) | Communication unit | |
SU1046922A1 (ru) | Генератор опорной частоты | |
SU469933A1 (ru) | Цифровой фазометр | |
SU586400A1 (ru) | Устройство дискретного управлени фазой генератора | |
SU402822A1 (ru) | Цифровой фазо?летр | |
SU466500A1 (ru) | Генератор случайных чисел | |
SU1173554A2 (ru) | Управл емый делитель частоты | |
SU788055A1 (ru) | Устройство измерени характеристик логических элементов | |
SU790196A1 (ru) | Расширитель временных интервалов | |
SU744569A1 (ru) | Умножитель частоты | |
SU450371A1 (ru) | Пересчетна схема | |
SU421132A1 (ru) | Делитель с переменным коэффициентомделения | |
SU1027830A1 (ru) | Умножитель частоты следовани импульсов | |
US3936757A (en) | Automatic gate control system | |
RU1797113C (ru) | Умножитель частоты | |
SU898447A1 (ru) | Устройство дл возведени в квадрат | |
SU375575A1 (ru) | Цифровой измеритель частоты и фазы электрических колебаний | |
SU894844A1 (ru) | Устройство дл формировани серии импульсов |