RU1797113C - Умножитель частоты - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано , например, в синхронизируемых синтезаторах периодических сигналов сложной формы. Цель изобретени  - повышение точности умножени  частоты. Умножитель частоты содержит формирователь 1 импульсов, источник 2 опорного напр жени , три триггера 3, 4, 13, четыре элемента И 15, 16, 17, 17, фильтр 6 нижних частот, коммутатор 7, управл емый генератор 8 импульсов , два формировател  9, 19 импульсов сброса, два фазовых детектора 10, 11, элемент ИЛИ-НЕ 12, ключ 14, два делител  15, 20 частоты, три счетчика 21, 24, 26, дешифратор 22, одновибратор 23 и реверсивный счетчик 25, соединенные между собой функционально.3 ил.

Description

VJ

чэ

ч|

со

Изобретение относитс  к вычислительной и информационно-измерительной технике , предназначено дл  умножени  частоты .периодических сигналов и может быть использовано, например, в синхрони- зируемых синтезаторах периодических сигналов сложной формы, в фазометрах, фазорегул торах,

Известен умножитель частоты, содержащий генератор тактовых импульсов, ос- новной делитель частоты, ключи, первый и второй счетчики, две группы элементов И, управл емый делитель частоты, формирова- тель импульсов, управл емой генератор импульсов , фильтр нижних частот, фазовый детектор и дополнительный делитель частоты .

Недостатком данного умножител   вл етс  низка  точность умножени  в св зи с

тем, что погрешность измерени  каждого

периода входного сигнала не компенсируетс  соответствующей подстройкой частоты управл емого генератора вследствие инерционности схемы фазовой автоподстройки частоты.

Известен также умножитель частоты, содержащий блок управлени , генератор тактовых импульсов, подключенный выходом к сигнальным входам первого и второго ключей, выходы которых соединены.сосчет- ными входами первого и второго счетчиков соответственно, и коммутатор, подключенный выходом к установочному входу третьего счетчика, соединенного выходом с выходной шиной умножител  частоты, вхо- дом управлени  установкой кода третьего счетчика и входом делител  частоты, подключенного выходом к первому входу фазового детектора, соединенного вторым входом с выходом формировател  импуль- сов, а выходом - с входом фильтра нижних частот, подключенного выходом через управл емый генератор импульсов к счетному входу третьего счетчика, причем вход формировател  импульсов .соединен с шиной ввода умножаемой частоты, два регистра, при этом блок управлени  содержит три триггера, два элемента И и два формировател  импульсов сброса, подключенные выходами к входам обнулени  первого и второго счетчиков соответственно вход первого формировател  импульсов сброса соединен с выходом первого элемента И, с входом разрешени  записи первого регистра и с входом обнулени  первого триггера, подключенного входом установки в единицу к выходу второго элемента И, к входу разрешени  записи второго регистра и к входу второго формировател  импульсов сброса, а выходом - к управл ющему входу комму

0 5

0

5

0 5 0 5 0 5

татора, соединенного информационными входами с выходами первого и второго регистров , информационные входы которых подключены к выходам первого и второго счетчиков соответственно, причем первый элемент И соединен первым входом с выходом второго триггера и с первым входом .второго элемента И, а вторым входом - с управл ющим входом второго ключа и с инверсным выходом и информационным входом третьего триггера, подключенного пр мым выходом к второму входу второго элемента И и к управл ющему входу первого ключа, а синхронизирующим входом - к выходу формировател  импульсов и к информационному входу второго триггера, соединенного синхронизирующим входом с выходом третьего счетчика,

Недостатком этого умножител   вл етс  низка  точность умножени  частоты. Причина этого недостатка заключаетс  в следующем.

В данном умножителе частоты длительность периода выходного сигнала равна Твых Nxi Туг, где Nxi - результат измерени  i-ro периода входного сигнала Тх; Туг - значение длительности периода сигнала управл емого генератора (УГ).

При изменении значени  Nxi происходит скачкообразное изменение длительности периода выходного сигнала умножител  и, следовательно, возникает ошибка умножени . Эта ошибка устран етс  соответствующим изменением длительности периода колебаний, генерируемых УГ, что осуществл етс  схемой фазовой автоподстройки частоты (ФАПЧ) УГ. .

Вследствие инерционности схемы ФАПЧ, котора  характеризуетс  временем установлени  туст частоты сигнала УГ при известной начальной расстройке Afp, погрешность умножени  устран етс  только по истечении времени t tyct. Инерционность схемы ФАПЧ в значительной мере определ етс  посто нной времени фильтра нижних частот, вход щего в ее состав. Обычно .

. Вместе с тем, при непрерывном квантовании входного сигнала число квантующих импульсов Nxi в пределах каждого .1-го периода Txi Тх не остаетс  посто нным, а измен етс  вследствие погрешности квантовани ,

Погрешность квантовани  определ етс  следующим образом: at Ткв NXi-TXi AtHp- Atki, где Ткв -период квантующих импульсов; AtHi - временной интервал, равный части первого периода квантующего сигнала, наход щийс  вне измер емого интервала Txi; Atki - интервал времени между последним квантующим импульсов и концом измер емого периода Txi (Ермолов Р.С. Цифровые частотомеры. Л.: Энерги , 1973, с. 36}. Значени  AtHi и Atki измен ютс  в пределах интервала 0; Ткв и могут быть равны между собой только тогда, когда значени  периодов Тх и Ткв кратны. При этом погрешность квантовани  at 0. В этом же случае возможно, что ДтН| 0, а Atki Тка, или наоборот, Д tHi Ткв, а Atki 0. Тогда погрешность квантовани  о t будет максимальной и равной ± Ткв.

При отрицательной погрешности квантовани  ff. ее значение определ етс  дробной частью отношени  TXJ и Ткв и равно {Тх/Ткв}-Ткв, где {Тх/Ткв} дробна  часть отношени  Тх/Ткв, Если значение. A tHi увели - чиваетс , то соответственно увеличиваетс  и; значение Atki. Когда Atki достигает значени  Atki Ткв и продолжает увеличиватьс , число квагнтующих импульсов Nxi, наход щихс  в пределах измер емого периода Тхь увеличиваетс  на 1, а погрешность fft становитс  положительной и равной 7t+- Ткв - at-. Само значение A tk(i-H) становитс  ;равным Atk(M-t) - Д tki-ТКв.

Поскольку входной и квантующий сигналы независимы, то при непрерывном квантовании входного сигнала дл  первого измерени  интервал AtHi будет случайным, а все последующие значени  Ды и Д tki, включа  значение Д tki, определ ютс  соотношением Тх и Ткв и измен ютс  вместе с номером измер емого периода . Так, дл  i 2 значение AtH2 будет равно Atki и т.д.

Таким образом, значени  cf измен ютс  вместе с номером измер емого периода I, и это  вл етс  причиной разброса значений Nxi даже при ТХ| Тх. Диапазон разброса значений NXi зависит от соотношени  Тх и Ткв, и его максимальное значение равно ± 1. Если результаты измерени  смежных периодов Nxi и NX(H-I) имеют крайние значени , то Nxt- Nx(hM) 12 f . .

При монотонном изменении частоты входного сигнала измен етс  cootHouieHjie ТХ) и Ткв, а также ati. В этом случае максимальное значение погрешности квантовани  (Jtmax будет равНО tmax ± 1. ПОЭТОМУ

результаты измерени  двух смежных периодов Nxi и Nxp-и) только за счет погрешности квантовани  могут отличатьс  на 2.

Период чередовани  отличающихс  значений Nxi зависит от дробной части соотношени  Тх и Ткв и имеет максимальное значение 2ТХ, например при {Тх/ТКв} 0,5

иДГн О.бТкв.

В рассматриваемом умножителе частоты разброс, значений результатов измерени  каждого i-ro периода сигнала Тх приводит к возникновению погрешности умножени . В св зи с тем, что минимальный период чередовани  отличающихс  значений меньше времени установлени  частоты УГ схемой ФАПЧ, устранени  погрешности умножени  не происходит. В данном уст0 ройстве работа схемы ФАПЧ оказываетс  весьма неэффективной, что и  вл етс  причиной низкой точности умножени  частоты. Целью изобретени   вл етс  повышение точности умножени  частоты.

5Указанна  цель достигаетс  тем, что в умножитель частоты, содержащий входной формирователь импульсов, первый фазовый детектор, первый делитель частоты, фильтр нижних частот, коммутатор, управл емый

0 генератор импульсов, первый, второй и третий счетчики, первый, второй и третий триггеры , первый и второй формирователи импульсов сброса, ключ и первый и второй элементы И, причем информационный вход

5 умножител  частоты через входной формирователь импульсов соединен с первым входом первого фазового детектора и с входом установки в единицу первого триггера, выход которого соединен с управл ющим вхо0 дом ключа, выход первого делител  частоты соединен с вторым входом первого фазового детектора, выход которого соединен с входом фильтра нижних частот, выход третьего триггера соединен с управл ющим

5 входом коммутатора, выход первого элемента И соединен с входом первого формировател  импульсов сброса, выход которого соединен с входом установки в ноль первого счетчика, выход управл емого генератора

0 импульсов соединен со счетным входом второго счетчика, выход которого соединен с информационным выходом умножител  частоты , дополнительно введены второй делитель частоты, реверсивный счетчик, второй

5 фазовый детектор, источник опорного напр жени , дешифратор, элемент ИЛИ-НЕ одновибратор и третий и четвертый элементы И, причем разр дные выходы первого счетчика соединены соответственно с уста0 ПОБОЧНЫМИ входами реверсивного счетчика, вход вычитани  которого соединен с выходом второго элемента И, выход третьего элемента И соединен с входом сложени  реверсивного счетчика, разр дные выходы

5 которого соединены соответственно с установочными входами второго счетчика, выход которого соединен со счетным входом третьего счетчика, выход которого соединен с входом первого делител  частоты, выход которого соединен со старшим входным

разр дом дешифратора, остальные входные разр ды которого соединены соответственно с разр дными выходами третьего счетчика, старший разр дный выход которого соединен с первым входом второго фа- зового детектора, второй вход которого соединен с выходом первого фазового детектора , выход второго фазового детектора соединен с первым входом элемента ИЛИНЕ , второй вход которого соединен с выхо- дом третьего триггера, выход элемента ИЛИ-НЕ соединен с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с первым, вторым и третьим выхо- дами дешифратора, выход второго формировател  импульсов сброса соединен с входом одновибратора и входами установки в ноль реверсивного счетчика и третьего триггера, вход установки в единицу которо- го соединен с входом установки в единицу второго триггера, входом установки в ноль второго делител  частоты и выходом первого формировател  импульсов сброса, выход одновибратора соединен с входом строби- ровани  дешифратора, выход управл емого генератора импульсов соединен с информационным входом ключа, выход которого соединен с входом второго делител  частоты, выход которого соединен со счетным вхо- дом первого счетчика, выход фильтра нижних частот соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом источника опорного напр жени  выход коммутатора соединен с входом управл емого генератора импульсов , выход входного формировател  импульсов соединен с первым входом четвертого элемента И, второй вход которо- го соединен с выходом первого триггера и входом второго формировател  импульсов сброса, а выход четвертого элемента И соединен с входом установки в ноль второго триггера, выход которого соединен с входом установки в ноль первого триггера.

Повышение точности умножени  частоты в предлагаемом устройстве достигаетс  за счет того, что дискретное регулирование частоты выходного сигнала умножител  осу- ществл етс  при помощи цепи пороговой обратной св зи по отклонению частоты УГ от номинального значени . Если частота входного сигнала посто нна или измен етс  в пределах полосы удержани  схемы ФАПЧ, коэффициент делени  второго счетчика , выход которого  вл етс  выходом умножител  частоты, остаетс  неизменным, а соответствующее изменение частоты выходного сигнала осуществл етс  только путем изменени  частоты сигнала УГ. При изменении частоты входного сигнала в диапазоне , превышающем полосу удержани  схемы ФАПЧ (диапазона возможной автоматической перестройки частоты УГ). осуществл етс  коррекци  текущего значени  коэффициента делени , т.е. его увеличение или уменьшение, с тем чтобы уменьшить отклонение частоты УГ от номинального значени  и предотвратить тем самым срыв синхронизации ФАПЧ. В процессе осуществлени  коррекции текущее значение коэффициента делени  второго счетчика измен етс  последовательно на единицу младшего разр да.

Цикл измерени  длительности периода входного сигнала осуществл етс  только при отсутствии синхронизации ФАПЧ, например после подключени  к входу умножени  частоты источника сигнала.

Таким образом,у предлагаемого умножител  частоты при посто нной или измен ющейс  в пределах полосы удержани  ФАПЧ частоте входного сигнала погрешность умножени  отсутствует. У прототипа в этом случае максимальна  абсолютна  погрешность умножени  (скачок значени  периода выходного сигнала) равна 2Туг. Если диапазон изменени  частоты входного сигнала превышает полосу удержани  ФАПЧ, то вследствие осуществлени  коррекции текущего значени  коэффициента делени  второго счетчика возникает погрешность умножени , максимальное значение, которой равно Туг. что в два раза меньше, чем в аналогичной ситуации у прототипа. Кроме того, период осуществлени  коррекции определ етс  только скоростью изменени  частоты входного сигнала, в то врем  как у прототипа изменение коэффициента делени  определ етс  еще и погрешностью квантовани . Поэтому скачкообразное изменение частоты выходного сигнала у предлагаемого умножител  происходит реже, чем у прототипа.

Сравнение свойств предлагаемого умножител  частоты и прототипа свидетельствует о наличии положительного эффекта - повышени  точности умножени .

На фиг.1 изображена блок-схема умножител  частоты; на фиг.2, 3 - временные диаграммы сигналов, по сн ющие его работу .

Умножитель частоты содержит входной формирователь 1 импульсов, источник 2 опорного напр жени , первый и второй триггеры 3 и 4 соответственно, четвертый элемент И 5, фильтр 6 нижних частот, коммутатор 7, управл емый генератор 8 им- пульсов. второй формирователь 9

импульсов сброса, первый и второй фазовые детекторы 10 и 11 соответственно, элемент ИЛИ-НЕ 12, третий триггер 13. ключ 14, первый делитель 15 частоты, первый, второй и третий элементы И 16. 17 и 18 соответственно, первый формирователь 19 импульсов сброса, второй делитель 20 частоты , третий счетчик 21, дешифратор 22, од- новибратор 23, второй счетчик 24, реверсивный счетчик 25 и первый счетчик 2:6. Информационный вход умножител  частоты через входной формирователь 1 импульсов соединен с первым.входом первого фазового детектора 10 и с входом установки в единицу первого триггера 3. Выход первого триггера 3 соединен с управл ющим входом ключа 14. Выход первого делител  15 частоты соединен с вторым входом первого фазового детектора 10, выход которого соединен с входом фильтра 6 нижних частот. Выход третьего триггера 13 соединен с управл ющим входом коммутатора 7. Выход первого элемента И 16 соединен с входом первого формировател  19 импульсов сброса , выход которого соединен с входом установки в ноль первого счетчика 26. Выход управл емого генератора 8 импульсов соединен со счетным входом второго счетчика 24, выход которого соединен с информационным выходом умножител  частоты. Разр дные выходы первого счетчика 26 соединены соответственно с установочными входами реверсивного счетчика 25, вход вычитани  которого соединен с выходом второго элемента И 17. Выход третьего элемента , И 18 соединен с входом сложени  реверсивного счетчика 25, разр дные выходы которого соединены соответственно с установочными входами второго счетчика 24. Выход второго счетчика 24 соединен со счетным входом третьего счетчика 21, выход которого соединен с входом первого делител  15 частоты. Выход делител  15 соединен со старшим входным разр дом дешифратора 22, остальные входные разр ды которого соединены соответственно с разр дными выходами третьего счетчика 21. Старший разр дный выход третьего счетчика 21 соединен с первым входом второго фазового детектора 11, второй вход которого соединен с выходом первого фазового детектора 10. Выход второго фазового детектора 11 соединен с первым входом элемента ИЛИ-НЕ 12, второй вход которого соединен с выходом третьего триггера 13. Выход элемента ИЛ И-Н Е 12 соединен с первыми входами первого, второго и третьего элементов И 16, 17 и 18 соответственно, вторые входы которых соединены соответственно с первым, вторым и третьим выходами дешифратора 22. Выход вгерого формировател  9 импульсов сброса соединен с входом одновибратора 23 и входами установки в ноль реверсивного счетчика 25 и 5 третьего триггера 13, вход установки в единицу которого соединен с входом установки в единицу второго триггера 4, входом установки в ноль второго делител  20 частоты и выходом первого формировател  19 им0 пульсов сброса. Выход одновибратора 23 соединен с входом стробировани  дешифратора 22. Выход управл емого генератора 8 импульсов соединен с информационным входом ключа 14, выход которого соединен

5 с входом второго делител  20 частоты, выходом соединенного со счетным входом первого счетчика 26. Выход фильтра б нижних частот соединен с первым информационным входом коммутатора 7, второй инфор0 мационный вход которого соединен с выходом источника опорного напр жени  2. Выход коммутатора 7 соединен с входом управл емого генератора 8 импульсов. Выход входного формировател  1 импульсов

5 соединен с первым входом четвертого элемента И 5, второй вход которого соединен с выходом первого триггера 3 и входом второго формировател  9 импульсов сброса. Выход четвертого элемента И 5 соединен с

0 входом установки в ноль второго триггера 4, выход которого соединен с входом установки в ноль первого триггера 3.;

Умножитель частоты работает следующим образом.

5 Входной формирователь 1 импульсов преобразует входной сигнал в последовательность пр моугольных импульсов (фиг.26) с нормированными значени ми уровн  и длительности перепада. Эти им0 пульсы поступают на второй вход первого фазового детектора 10, а также на тактовый вход первого триггера 3 и второй вход четвертого элемента И.5.

Пусть в исходном состо нии, до поступ5 лени  импульсов с выхода формировател  1, первый триггер 3 находитс  в состо нии логического нул , а второй триггер 4 и третий триггер 13 - в состо нии логической единицы . При этом ключ 14 будет закрыт, на выхо0 де элемента ИЛИ-НЕ 12 формируетс  сигнал логического нул , источник 2 опорного напр жени  подключен коммутатором 7 к входу управл емого генератора (УГ) 8. Напр жение источника 2 равно такому значе5 нию, при котором частота сигнала управл емого генератора 8 равна номинальному значению (среднему значению частоты рабочего диапазона).

Предположим, что запись информации в первый триггер 3 и установка в ноль второго триггера 4. осуществл етс  положительным перепадом уровн  (фронтом) соответствующего сигнала.

С поступлением первого импульса с выхода формировател  1 положительным пе- репадом в первый триггер 3 осуществл етс  запись логической единицы. Формирующимс  на выходе триггера 3 положительным перепадом уровн  сигнала, через Открытый четвертый элемент И 5, осуществ- л етс  обнуление второго триггера 4. Ключ 14 открываетс , и импульсы с выхода управл емого генератора 8 через второй делитель 20 частоты поступают на счетный вход первого счетчика 26 импульсов.

С поступлением второго импульса с выхода формировател  1 в первый триггер 3 осуществл етс  запись логического нул . Отрицательным перепадом уровн  сигнала (спадом), формирующимс  при этом на вы- ходе триггера 3, запускаетс  второй формирователь 9 импульсов сброса, на выходе которого через интервал времени Т3 , равный времени задержки установки кода на установочных входах реверсивного счетчи- ка 25 после того, как ключ 14 будет закрыт, формируетс  импульс сброса. Этим импульсом осуществл етс  перепись кода измеренного периода входного сигнала Nx из первого счетчика 26 в реверсивный счетчик 25, обнуление третьего триггера 13 и запуск одновибратора 23. После обнулени  триггера 13 вход управл емого генератора 8 коммутатором 7 подключаетс  к выходу фильтра 6 нижних частот. Элемент ИЛИ-НЕ 12 открываетс , и далее сигнал на его выходе будет определ тьс  выходным сигналом второго фазового детектора 11.

После запуска одновибратора 23 на его выходе формируетс  импульс, блокирую- щий дешифратор 22. Длительность блокирующего импульса Гбл определ етс  посто нной времени схемы ФАПЧ и равна времени установлени  частоты сигнала управл емого генератора 8 при максимально возмож- ной начальной разности частот сигналов на входах первого фазового детектора 10, обусловленной погрешностью измерени  периода входного сигнала.

Число импульсов NX, поступившее на вход первого счетчика 26 за период входного сигнала Тх. равно

Nx jtAtH-Atk) КУмн Тх/То КуМН, где То - номинальное значение период колебаний , формируемых управл емым гене- ратором 8; AtH часть периода квантующего сигнала, наход щегос  вне измер емого интервала Тх: At - часть периода квантующего сигнала, наход щегос  между последним квантующим импульсом в

пределах интервала Тх и концом этого интервала; Кумн - коэффициент умножени  частоты , равный коэффициенту делени  второго делител  20,

После записи кода Nx в реверсивный счетчик 25 коэффициент делени  счетчика 24 становитс  равным Nx. На его выходе, который  вл етс  выходом умножител  частоты , формируетс  сигнал с периодом ТВых, равным Твых Т0 Nx Тх/Кумн. Таким образом , данное устройство осуществл ет деление периода входного сигнала или, что то же самое, умножение частоты.

Так как код N  вл етс  приближенным значением аналоговой величины Тх, то значение Твых будет формироватьс  с погрешностью .Оумн , равной Оумн Твых Тх/КумнУстранение погрешности умножени  Оумн осуществл етс  соответствующей подстройкой частоты управл емого генератора 8, т.е. изменением значени  Туг, относительно номинального Т0 до достижени  точного равенства ТВых Тх/Кумн ТУг Nx, где Туг - текущее значение частоты сигнала управл емого генератора 8.

Подстройка частоты управл емого генератора 8 выполн етс  схемой фазовой автоподстройки частоты (ФАПЧ), в состав которой вход т третий счетчик 21, первый делитель 15 частоты, первый фазовый детектор 10 и фильтр 6 нижних частот. Счетчик 21 имеет коэффициент делени  КуМц/2, а делитель 15 частоты - 2.

Процесс подстройки частоты управл емого генератора 8 осществл етс  следующим образом. На первый и второй.входы фазового детектора 10 поступают сигналы соответственно с выхода делител  15 (фиг.2а), частота которого равна fBbix/KyMH, и с выхода формировател  1, частота которого равна fx (фиг.2б). На выходе фазового детектора ТО, при условии, что схема ФАПЧ работает в режиме установившегос  захвата частоты, формируетс  последовательность однопол рНых импульсов с частотой 2f (фиг.2в). Скважность этих импульсов $г зависит от сдвига фаз входных сигналов ft и однозначно определ ет уровень посто нной составл ющей выходного сигнала фазового детектора 10. Посто нна  составл юща  выдел етс  фильтром б нижних частот и через коммутатор 7 поступает на управл ющий вход генератора 8. Вс кое изменение частоты входного сигнала fx вызы- eaiBT соответствующее изменение уровн  посто нной составл ющей и соответствующее изменение частоты сигнала генератора 8.

Если частота входного сигнала fx при текущем значении кода Nx не равна

fx твых/Кумн, но находитс  в пределах полосы захвата, схема ФАПЧ обеспечивает синхронизацию управл емого генератора 8 входным сигналом умножител  и тем самым установление равенства частот на входах первого фазового детектора 10. В процессе работы схема ФАПЧ отслеживает изменени  частоты входного сигнала умножител  в пределах полосы удержани ; При этом код NX не измен етс  и погрешность умножени  не возникает.

При плавном изменении частоты входного сигнала fx в диапазоне, превышающем полосу удержани  схемы ФАПЧ, дл  предотвращени  срыва синхронизации осуществл етс  коррекци  текущего значени  кода NX. Коррекци  выполн етс  путем увеличени  или уменьшени  числа Nx последова-. тельно на единицу младшего разр да так, чтобы отклонение Af частоты сигнала генератора 8 от номинал ьного значени  fo 1 /То уменьшалось и не превышало границ полосы удержани ..

Коррекци  значени  кода NX осуществл етс  схемой, содержащей второй фазовый детектор 11, стробируемый дешифратор 22, элементы И 17 и 18, элемент ИЛИ-НЕ 12.: . ;

Осуществление коррекции кода Nx основано на том, что граничным значени м полосы удержани  (или полосы захвата) соответствуют определенные граничные значени  скважности импульсов вгр.тах и вгр. , формирующихс  на выходе фазового детектора 10, а также на том, что временное положение этих импульсов.св зано с временным положением импульсов, формирующихс  на выходе старшего разр да счетчика 21. Взаимное положение данных импульсов определ етс  как режимом работы схемы ФАПЧ, так и свойствами первого, делител  15 и генератора 8.

Предположим, что перепад уровн  сигнала на выходе первого делител  15(фиг.2а) формируетс  при положительном перепаде уровн  сигнала на его входе (фиг.2г), а частота управл емого генератора 8 имеет такую зависимость от управл ющего напр жени , при которой знак приращени  частоты совпадает со знаком приращени  управл ющего напр жени  (таким свойством обладает, например, LC-генератор с ва- рикапом в контуре).

Синхронизаци  управл емого генератора 8 входным сигналом умножител  осуществл етс  схемой ФАПЧ только при однозначной св зи сдвига фаз входных сигналов фазового детектора 10с посто нной составл ющей сигнала на его выходе.

У обычного фазового детектора (пер-е- множител  сигналов) така  св зь имеет место в ограниченном интервале значений фазовых сдвигов - 0;   или тг; 2 л . В диапазоне фазовых сдвигов 0: 2 л результат фазового детектировани  неоднозначен . Например, у фазового детектора, выполненного на логической схеме ИСКЛЮЧАЮЩЕЕ ИЛИ, зависимость посто нной составл ющей выходного сигнала от сдвига фаз входных сигналов имеет вид треугольника с максимумами в точках 0 и 2   и минимумом в точке п. Поэтому рабочий диапазон фазовых сдвигов входных сигналов

фазового детектора в режиме установившегос  захвата частоты может располагатьс  только внутри одного из интервалов. - 0;   или щ 2 л , который определ етс  зависимостью частоты сигнала управл емого генератора от управл ющего напр жени . В данном устройстве, при указанной выше зависимости , диапазон фазовых сдвигов сигнала на втором входе фазового детектора 10 (фиг.26) относительно сигнала, поступающего на его первый вход (фиг,2а), будет располагатьс  внутри интервала л; 1 л. При этом положительные перепады уровней сигналов , формирущихс  на выходе фазового детектора 10 и на выходе старшего разр да

счетчика 21, будут совпадать во времени.

Определение временного положени  импульсов, формирующихс  на выходе фазового детектора 10, относительно сигнала, формирующегос  на выходе старшего разр да счетчика 21, осуществл етс  вторым фазовым детектором 11. На его выходе формируетс  последовательность импульсов (фиг,2д), временное положение которых относительно имлудьсов, формирующихс  на

выходе старшего разр да счетчика 21 (фиг,2г), зависит от выходного сигнала фазового детектора 10, т.е. от сдвига фаз его входных сигналов.

Предположим, что сдвиг фазы сигнала, поступающего на второй вход фазового детектора ТО (входного сигнала умножител ), относительно сигнала, поступающего на его первый вход, равен 3 nil. В этом случае

на выходе фазового детектора 1.0 формируютс  импульсы со скважностью $г 2, которые синфазны импульсам, формирующимс  на выходе старшего разр да счетчика 21. При этом на выходе второго фазового детектора 11 устанавливаетс  сигнал логической единицы, а на выходе элемента ИЛИ-НЕ будет сигнал логического нул , которым элементы И 16, 17 и 18 удерживаютс  в закрытом состо нии,

При плавном уменьшении частоты входного сигнала fx (фиг.26) фазовый сдвиг ун увеличиваетс . Это приводит к уменьшению скважности (увеличению длительности гИ1) импульсов на выходе фазового детектора 10 (фиг.2в) и по влению отрицательных импульсов на выходе второго фазового детектора 11 (фиг.2д). Спад этих импульсов совпадает с отрицательным перепадом уровн  выходного сигнала старшего разр да счетчика 21, а временное положение фронта зависит от скважности импульсов 0т поступающих с выхода фазового детектора 10. Длительность .ТИ2 этих импульсов равна тИ2 ТИ1 - Тном То (1 /2 0т - 0,25), где ГИ1 - длительность импульсов, поступающих с выхода первого фазового детектора 10; тном - длительность импульсов ТИ1 при 0г 2.

На выходе 3 дешифратора 22, с периодом Т0, формируютс  стробирующие импульсы (фиг.2ж), фронт которых опережает фронт импульсов , поступающих с выхода второго фазового детектора (фиг.2д), на врем  не менее tpпри Ти2 тф2 То (1 /2 Ap.rnin -0,25). Значение tp определ етс  быстродействием цифровых элементов умножител  (длительностью импульсов, при которой обеспечиваетс  нормальна  работа этих элементов). Спад стробирующйх импульсов запаздывает относительно спада импульсов, поступающих с выхода старшего разр да счетчика 21, на врем  trp2 тгр2 .

Когда скважность импульсов на выходе первого фазового детектора 10 достигает граничного значени  0г 0rp.min , длитель-; ность импульсов на выходе второго фазового детектора 11 становитс  равной и2 - Тгр.2 и они начинают перекрыватьс  во времени со стробирующими импульсами, поступающими с выхода 3 дешифратора 22. На выходе элемента И 18 начинают формироватьс  корректирующие импульсы (фиг.2и), которые поступают на суммирующий вход реверсивного счетчика 25. После прихода первого импульса текущее значение кода NX, содержащегос  в реверсивном счетчике 25, увеличиваетс  на единицу. В результате период следовани  импульсов на выходе счетчика 24 (выходе умножител ) ТВых увеличиваетс  на ДТ Туг. Период следовани  импульсов на выходе делител  15 также увеличиваетс , и фазовый сдвиг входных сигналов fh первого фазового детектора 10 уменьшаетс . На выходе второго фазового детектора 11 скважность импульсов увеличиваетс  (длительность тИ2 уменьшаетс ). Если значение скважности импульсов на выходе фазового детектора 10 0т становитс  больше граничного значени 

0

5

0

5

0

5

0

5

0

5

0т 0rp.minTO импульсы, поступающие с выхода 3 дешифратора 22, не будут перекрыватьс  во времени с импульсами, формирующимис  на выходе второго фазового детектора. Формирование корректируй ющих импульсов прекращаетс , и на выходе элемента И 18 устанавливаетс  уровень логического нул .

Предположим, что частота входного сигнала умножител  fx плавно увеличиваетс  (период Тх уменьшаетс ). В этом случае фазовый сдвиг сигналов г, поступающих на входы фазового детектора 10, уменьшаетс . При fn 3 ж/2 на выходе фазового детектора 11 формируютс  отрицательные импульсы , фронт которых совпадает со спадом импульсов, поступающих с выхода старшего разр да счетчика 21, а временное положение спада определ етс  скважностью выходных импульсов первого фазового детектора 10. Длительность ТИ2 этих импульсов в данном случае будет равна

Ги2 Гнрм - Т„1 Т0 (0,25-1 /2 0т).

На выходе 2 дешифратора 22, с периодом То, формируетс  последовательность стробирующйх импульсов (фиг.2е), спад которых запаздывает относительно спада импульсов, поступающих со второго фазового детектора 11 (фиг.2д), на врем  не менее tp (как и в предыдущем случае) при

ГИ2 :Ј ГГР2 Т0 (0,25 - 1/2 ftp.max). Ф РОНТ

стробирующйх импульсов опережает спад импульсов, формирующихс  на выходе старшего разр да счетчика 21, на врем  trpl 5:%,1 .. .

Когда скважность импульсов на выходе первого фазового детектора 10 достигает граничного значени  0гр.тах , длительность импульсов Ти2 , поступающих с выхода второго фазового детектора, становитс  равной . Ги2 - TVpi и они перекрываютс  во времени с импульсами, поступающими с выхода 2 дешифратора 22, На выходе элемента И 17 формируютс  корректирующие импульсы , поступающие на вычитающий вход реверсивного счетчика 25.

После поступлени  корректирующего импульса текущее значение кода NX уменьшаетс  на единицу, вследствие чего период .следовани  импульсов на выходе второго счетчика 24 (выходе, умножител ) уменьша-. етс  на AT Туг. Соответственно уменьшаетс  период следовани  импульсов на выходе первого делител  15, и фазовый сдвиг сигналов на входах фазового детектора 10 увеличиваетс . Если значение.скважности 0т становитс  меньше граничного значени  .тах , то формирование корректирующих импульсов прекращаетс .

Таким образом, при монотонном изменении частоты входного сигнала в пределах, превышающих границы полосы удержани  ФАПЧ, осуществл етс  корректировка кода NX путем последовательного изменени  его значени  на единицу. Максимальна  абсолютна  погрешность умножени , возникающа  при этом, равна гУ t Туг.

Предположим, что частота входного сигнала находитс  вне границ полосы захвата ФАПЧ и, следовательно, синхронизаци  управл емого генератора 8 отсутствует. В этом случае фазовый сдвиг сигналов, поступающих на входы фазового детектора 10, будет периодически измен тьс  в диапазоне 0; 2 л.

Когда текущее значение фазового сдвига будет находитьс  за пределами рабочего диапазона , Т.е. rp.min О И 2 П (fh rp.max ,

то в пределах временного интервала At гс (фиг.Зе), одна из границ которого опережает фронт импульсов, формирующихс  на выходе старшего разр да счетчика 21, на врем 

TO Тр/4 - тгр2 , а втора  граница запаздывает относительно того же фронта на врем 

тз То/4 - Ггр1 , выходной сигнал второго фазового детектора 11 будет иметь уровень логического нул  (фиг.Зд). Соответственно, в пределах интервала At, на выходе схемы ИЛИ-НЕ 12 (и первом входе элемента И 1.6) будет сигнал логической единицы. В этом же временном интервале элемент И 16 открываетс  положительным импульсом, формирующимс  на выходе 1 дешифратора 22 (фиг.Зе). Частота следовани  импульсов, формирующихс  на выходе 1 дешифратора 22, равна тСтр 2/Т0.

Фронтом первого сформировавшегос  на выходе элемента И 16 положительного импульса (фиг.Зж) запускаетс .первый формирователь 19 импульсов сброса. Этим импульсом осуществл етс  обнуление второго делител  20 частоты и первого счетчика 26 импульсов, а также установка в-единицу второго и третьего триггеров 4 и 13 соответственно . Элемент ИЛИ-НЕ закрываетс , и на его выходе устанавливаетс  сигнал логического нул , которым блокируетс  формирование импульсов на выходах элементов И 16, 17 и 18. Управл ющий вход генератора 8 коммутатором 7 подключаетс  к источнику 2 опорного напр жени .

В результате этих действий схема изме рени  длительности периода входного сигнала умножител  Тх подготавливаетс  к выполнению цикла измерени . Фронтом первого поступившего с выхода формировател  1 импульса триггер 3 устанавливаетс  в состо ние логической единицы и т.д., в

соответствии с процедурой измерени  Периода входного, сигнала, описанной ранее. Неизбежна  погрешность измерени  длительности периода входного сигнала в 5 предлагаемом умножителе частоты определ ет только начальную расстройкуAfчастот на входах первого фазового детектора 10. У прототипа, как было показано ранее, погрешность измерени  периода входного

0 сигнала непосредственно  вл етс  причиной возникновени  погрешности умножени . Поэтому допускаема  максимальна  погрешность измерени  периода входного сигнал а (завис ща  от соотношени  частот

5 входного и квантующего сигналов)у предлагаемого умножител  может быть больше, чем у прототипа. Это обсто тельство обусловливает наличие дополнительного положительного эффекта - расширени 

0 рабочего диапазона в сторону высоких частот .

При равенстве допустимых значений погрешности умножени , в общем случае, частота входного сигнала у предлагаемого

5 умножител  может быть в 2 раза выше, чем у прототипа (ограничиваетс  погрешностью умножени , возникающей из-за дискретности коэффициента делени  управл емого делител  частоты). Если частота входного

0 сигнала посто нна, то расширение рабочего диапазона частот может быть еще более существенным . В этом случае погрешность измерени  длительности периода входного сигнала ограничиваетс  только полосой за .5 хвата ФАПЧ, значение которой обычно составл ет единицы процентов.

Claims (1)

1. Формула изобретени  Умножитель частоты, содержащий входной формирователь импульсов, первый фа0 зовый детектор, первый делитель частоты, фильтр нижних частот, коммутатор, управл емый генератор импульсов, первый, второй и третий счетчики, первый, второй и третий триггеры, первый и второй формиро5 ватели импульсов сброса, ключ и первый и второй элементы И, причем информационный вход умножител  частоты через входной формирователь импульсов соединен с первым входом первого фазового детектора

   0 и с входом установки в 1 первого триггера, выход которого соединен с управл ющим входом ключа, выход первого делител  частоты соединен с вторым входом первого фазового детектора, выход которого соединен

   5 с входом фильтра нижних частот, выход третьего триггера соединен с управл ющим входом коммутатора, выход первого элемента И соединен с входом первого формировател  импульсов сброса, выход которого соединен с входом установки в О первого

   счетчика, выход управл емого генератора импульсов соединен со счетным входом второго счетчика, выход которого соединен с информационным выходом умножител  частоты , о т л и ч а ю щ и и с   тем, что, с целью повышени  точности умножени  частоты, в него введены второй делитель частоты, реверсивный счетчик, второй фазовый детектор , источник опорного напр жени , дешифратор, элемент ИЛИ-НЕ, одновибра- тор и третий и четвертый элементы И, причем разр дные выходы первого счетчика соединены соответственно с установочными входами реверсивного счетчика, вход вычитани  которого соединен с выходом второго элемента И, выход третьего элемента И соединен с входом сложени  реверсивного счетчика, разр дные выходы которого соединены соответственно с установочными входами второго счетчика, выход которо- то соединен со счетным входом третьего счетчика, выход которого соединен с входом первого делител  частоты, выход которого соединен со старшим входным разр дом дешифратора, остальные входные, разр ды которого соединены соответственно с разр дными выходами третьего счетчика, старший разр дный выход которого соединен с первым входом второго фазового детектора , второй вход которого соединен с выхо- дом первого фазового детектора, выход второго фазового детектора соединён с первым входом элемента ИЛИ-НЕ, второй вход которого соединен с выходом третьего триггера , выход элемента ИЛИ-НЕ соединен с

   первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с первым, вторым и третьим выходами дешифратора, выход второго формировател  импульсов сброса соединен с входом одновибратора и входами установки в О реверсивного счетчика и третьего триггера, вход установки в Г которого соединен с входом установки в 1 второго триггера, входом установки в О второго делител  частоты и выходом первого формировател  импульсов сброса, выход одновибратора соединен с входом строби- ровани  дешифратора, выход управл емого генератора импульсов соединен с информационным входом ключа, выход которого соединен с входом второго делител  частоты, выход которого соединен со счетным входом первого счетчика, выход фильтра нижних частот соединен с первым информационным входом коммутатора, второй ин; формационный вход которого соединен с выходом источника опорного напр жени , а выход коммутатора соединен с входом управл емого генератора импульсов, выход входного формировател  импульсов соединён с первым входом четвертого элемента И, второй вход которого соединен с выходом первого триггера и входом второго формировател  импульсов сброса, а выход четвертого элемента И соединен с входом установки в 6 второго триггера, выход которого соединен с входом установки в О первого триггера.

   ФИГ. 2. .