SU447741A1 - Устройство дл адаптации измерений - Google Patents

Description

1

Изобретение относитс  к способам приема, передачи и обработки информации и может быть использовано в любой промышленности, где требуетс  сокращение избыточности передаваемых данных.

Известное устройство содержит компаратор, блок буферной пам ти, блок опорной пам ти и хранени  величины донусков, генератор адресных посылок.

При выполнении задачи сокращени  избыточности , это устройство дает существенный коэффициент сжати  только на пологих кривых , а на участках со значительной крутизной формирует избыточные данные.

Цель изобретени  - создание устройства, которое дает существенный эффект сжати  как на пологих, так и на кривых со значительной крутизной.

В предлагаемое устройство введены блок анализа сигнала и логический элемент И, причем входы блока анализа сигнала и компаратора объединены, другой вход блока анализа сигнала соединен со вторым выходом компаратора , а выход через элемент И соединен -с блоком буферной пам ти. Третий выход компаратора соединен с элементом И.

На чертеже представлена блок-схема устройства .

Она содержит компаратор 1, блок 2 пам ти величины допусков; блок 3 анализа сигнала;

логический элемент И 4, блок 5 буферной пам ти , генератор 6 адресных посылок. Устройство работает следующим образом. Коммутируемые данные поступают на вход компаратора и блока анализа сигнала. Выборка канала 5, (т. е. Si/z) вводитс  в компаратор вместе с величиной предсказанного значени  выборки Si/i и соответствующим коридором допусков из пам ти. В компараторе происходит оценка действительной выборки в соответствии со сделанным предсказанием. Если дл  этой выборки предсказание неправильно , выборка направл етс  на элемент И. Одновременно выборка Si/2 вводитс  в блок анализа сигнала 3, где путем сравнени  с хранившейс  там предыдущей выборкой формируетс  скорость изменени  величины напр жени  A5f/2, а затем эта величина сопоставл етс  со скоростью изменени  величины напр жени  в период трансл ции, т. е. A5i/i.

В случае, если результат этого сопоставлени  выйдет за установленный предел, на элемент И поступит импульс напр жени  и элемент И пропустит сигнал о величине очередной выборки, котора , затем поступит в блок буферной пам ти, где происходит запоминание существенных выборок, поступающих с непосто нной скоростью и преобразование их в поток данных с посто нной частотой следовани . Таким образом дл  передачи очередной выборки необходимо об зательное выполнение двух условий: выход очередной выборки из коридора допусков и выход соотношени  предсказанной скорости изменени  напр жени  к текущей за установленный предел. При невыполнении хот  бы одного из этих условий, передачи сигнала о величине выборки не произойдет, а при очередном опросе датчика канала Si выборка поступит на компаратор 1 и блок анализа сигнала 3 и все раиее перечисленные операции повтор тс  вновь, при этом, в компараторе 1 произойдет оценка рыборки Si/3 относительно коридора выборки Si/i, а в блоке анализа сигнала 3 будет образована ASj/3, котора  затем сопоставл етс  с A5i/i. Эти операции будут повтор тьс  до того момента, пока не произойдет одновременное выполнение двух условий. В случае их выполнени  очередна  выборка (например, Si/) вводитс  в блок буферной пам ти 5 и одновременно с этим предыдуща  существенна  выборка (например, 5j/i) в блоке пам ти величины допусков 2 и блок анализа сигнала 3 стираетс , а ее место занимает Si/4 и продолжает использоватьс  как эталонное значение. Кроме того, в блоке анализа сигнала 3 будет стерта скорость изменени  величины напр жени  А5г/1, а ее место займет ASiA, котора  в дальнейшем так же используетс  как справочна . Предмет изобретени  Устройство дл  адаптации измерений, содержащее компаратор, входы которого соединены с выходами блока пам ти величины допусков и с выходом генератора адресных посылок , другие выходы которого подключены к первым входам блока пам ти величины допусков и блока буферной пам ти, первый выход компаратора подключен ко второму входу блока пам ти величины допусков, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства, в него введены блок анализа сигнала и логический элемент И, причем входы блока анализа сигнала и компаратора объединены, другой вход блока анализа сигнала соединен со вторым выходом компаратора, а выход через элемент И соединен с блоком буферной пам ти, третий выход компаратора соединен с элементом И.