SU1486915A2

SU1486915A2 - Многоканальное устройство для локации источника акустической эмиссии

Info

Publication number: SU1486915A2
Application number: SU874214565A
Authority: SU
Inventors: Aleksandr F Pankov; Vladislav P Starikov; Lyudmila N Stepanova; Ildar V Usmanov
Original assignee: Aleksandr F Pankov; Vladislav P Starikov; Lyudmila N Stepanova; Ildar V Usmanov
Priority date: 1987-03-24
Filing date: 1987-03-24
Publication date: 1989-06-15

Description

Изобретение относится к неразрушающему контролю. Цель изобретения повышение надежности контроля за счет увеличения полезного информационного

Изобретение относится к неразрушающему контролю и является усовершенствованием известного устройства по основному авт. св. № 989459.

Цель изобретения - повышение надежности контроля ’за счет увеличения полезного информационного потока в вычислительный блок.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 структурная схема логического блока.

Устройство содержит более двух каналов 1 измерения, каждый из которых состоит из последовательно соединенных датчика 2, усилителя 3, аналого-цифрового преобразователя 4 и блока 5 селекции, последовательно соединенные блок 6 памяти, вычислительный блок 7 и регистратор 8, синхронизатор 9, соединенный с выходами

2

потока в вычислительный блок. Принятые каналами контроля акустические сигналы оцифровываются и запоминаются в стековой памяти. Одновременно блок селекции сравнивает амплитуду сигналов с порогом обнаружения. При регистрации хотя бы одного сигнала акустической эмиссии по истечении максимального времени задержки акустического сигнала в вычислительный блок переписывается массив информации, соответствующий удвоенному значению максимального времени регистрации, при регистрации сигналов по всем каналам в вычислительный блок переписывается лишь массив информации, соответствующий этим сигналам. 2 ил.

блоков 5 селекции, первый вход блока 6 памяти соединен с выходами аналого-цифровых преобразователей 4 каждого канала измерения, логический блок 10, первый вход которого объединен с входом синхронизатора 9,второй вход соединен с выходом синхронизатора 9 и объединен с вторыми входами аналого-цифровых преобразователей 4, блока 6 памяти и вычислительного блока 7, третий вход логическогЬ блока 10 соединен с вторым выходом вычислительного блока 7, первый и второй выходы логического блока 10 соединены соответственно с третьими входами блока 6 памяти и вычислительного блока 7 .

Логический блок 10 выполнен из последовательно соединенных первого элемента ИЛИ 11, входы которого являются

5и „„1486915 А 2

3

148691

первым входом логического блока 10, первого триггера 12, первого счетчика 13, регистра 14, блока 15 сравнения, первого элемента И 16, второго элемента ИЛИ 17, выход которого является первым выходом логического блока 10, второго счетчика 18, второго элемента И 19, второго триггера 20 и третьего элемента И 21, выход которого соединен с вторым входом второго элемента ИЛИ 17, последовательно соединенных элемента ИЛИ-НЕ 22, входы которого соединены с соответствующими выходами первого счетчика 13, и 15 третьего триггера 23, второй вход которого соединен с выходом второго элемента ИЛИ 17, а выход - с вторыми входами первого и третьего элементов И 16 и 21, последовательно соединен·- 20 ных элемента И-НЕ 24, входы которого объединены с входами элемента ИЛИ-НЕ 22, четвертого триггера 25, выход которого является вторым выходом логического блока 10, и четвертого эле- 25 _чмента И 26, второй вход которого является вторым входом логического блока 10, Выход четвертого элемента И 26 соединен с прямым счетным входом первого счетчика 13, пятого триг- 30 гера 27, δ-вход которого соединен с реверсивным счетным входом первого счетчика 13 и является третьим входом логического блока 10, К—вход соединен с К-входамй первоговторого, третьего и четвертого триггеров 12, 20, 23 и 25 и К-входом первого и второго счетчиков 13 и 18, выход пятого триггера 27 соединен с третьим входом первого элемента И 16,выход до

первого элемента ИЛИ 11 соединен с прямым счетным входом второго счетчика 18 и синхровходом регистра 14, а выход первого счетчика 13 соединен Ό вторым входом блока 15 сравнения.

Устройство работает следующим образом.

Смесь шума с' сигналами акустической эмиссии преобразуется датчиками 2 в электрические сигналы, поступающие на усилитель 3,и кодируется аналого-цифровыми преобразователями 4 по всем каналам 1 измерения в моменты, соответствующие поступлению импульсов квантования от синхронизатора 9. Выходные коды всех аналогоцифровых преобразователей 4 записываются в блок 6 памяти, организован5

ной по принципу стека с непрерывным обновлением накопленного массива, где всегда сохраняется массив кодов, соответствующих значениям сигналов на интервале времени, предшествующем текущему моменту„ Причем, длительность этого интервала должна быть не менее 2 ДС_ммке, где ЛГ_мс(КС- максимальная задержка между импульсами акустической эмиссии в разных каналах 1 измерения, и определяет требуемый объем памяти при выбранной частоте квантования. Кроме того, выходные коды аналого-цифровых преобразователей 4 сравниваются в блоках 5 селекции каждого канала измерения с порогом обнаружения, превышение которого с определенной вероятностью означает присутствие в данной реализации импульса акустической эмиссии. Через интервал времени, равный пог

еле получения сигнала обнаружения хотя бы от одного из каналов 1 измерения производится перезапись части накопленного массива данных, содержащей информацию о сигнале акустической эмиссии.

Элемент ИЛИ 11 устанавливает триггер 12 в единичное состояние, тем самым разрешая работу счетчика 13 от импульсов блока синхронизации, поступающих через элемент И 26, Количество последующих сигналов с блоков 5 селекции регистрирует счетчик 18.

Время задержки между поступающим сигналом и сигналом, пришедшим первым, запоминается в регистре 14, Через время Д£_МйКС элемент И-НЕ 24 устанавливает в единичное состояние триггер 25, который передает сигнал в блок памяти, запрещающий дальнейшую запись информации в стек, и через элемент И 26 запрещает работу счетчика'

13. При этом блок 6 памяти передает сигнал в вычислительный блок 7 о готовности массива данных. После прихода сигнала "Ввод" с вычислительного блока 7 триггер 27 устанавливается в'единичное состояние, разрешая работу счетчика 13 на вычитание, и начинается перезапись содержимого блока

6 памяти. В момент равенства содержимого регистра 14, в котором находится информация о времени (задержка между первым и последний импульсами обнаружения), с кодом счетчика 13 срабатывает сравнивающее устройство 15. Сигнал с выхода блока 15

5

6

14869

сравнения поступает на элемент И 16, элемент ИЛИ 17 и проходит в вычислительный блок 7. Таким образом осуществляется перезапись лишь той части ₅информационного массива, которая содержит информацию о сигнале акустической эмиссии. Если сигналы об- наружения приходят от всех каналов 1 измерения, то счетчик 18 через второй 1 о элемент И 19 устанавливает триггер 20 в единичное состояние. При обнулении счетчика 13 элемент ИЛИ-НЕ 22 устанавливает триггер 23 в единичное состояние и через элементы И 21 и 15 ИЛИ 17. передается сигнал завершения перезаписи в вычислительный блок 7.

По сигналу с выхода элемента ИЛИ 17 счетчики 13 и 18 обнуляются, а триггеры 12, 20, 27, 25 и 23 сбрасы- 20 ваются. Устройство возвращается в исходное состояние.

Предлагаемое устройство позволяет уменьшить в пределе в 2 раза объем информации, передаваемый в вычисли- 25 тельный блок, т.е. увеличить полезное время приема сигналов акустической эмиссии и повысить надежность контроля.

30

Claims

Формула изобретения

Многоканальное устройство для ло* кации источника акустической эмиссии по авт. св. № 989459, · о т л и ч аю щ е е с я тем, что, с целью повышения надежности контроля, оно снабжено логическим блоком, первый вход которого объединен с входом синхронизатора второй вход - с выходом 40 синхронизатора, третий вход - с вторым выходом вычислительного блока, а первый и второй выходы логического блока подключены соответственно к третьим входам блока памяти и вычис- 45

5

лительного блока, при этом логический блок выполнен из последовательно соединенных первого элемента ИЛИ, вход которого является первым входом логического блока, первого триггера, первого счетчика, регистра, блока сравнения, первого элемента И, второго элемента ИЛИ, выход которого является первым выходом логического блока, второго счетчика, второго элемента И, второго триггера и третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, последовательно соединенных элемента ИЛИ-НЕ, входы которого соединены с соответствующими выходами первого счетчика, и третьего триггера, вторым входом соединенного с выходом второго элемента ИЛИ, а выходом - с вторыми входами первого и третьего элементов И, последова'тельно соединенных элемента И-НЕ·, входы которого объединены с входами элемента ИЛИ-НЕ, четвертого триггера, выход которого является вторым выходом логического блока, и четвертого элемента И, второй вход которого является вторым входом логического блока, а выход соединен с прямым счет ным входом первого счетчика, пятого триггера, 8-вход которого соединен с реверсивным счетным входом первого счетчика и является третьим входом логического блока,.· К-вход соединен с К-входами первого, второго, третьего и четвертого триггеров и К-входами первого и второго счетчиков, выход пятого триггера соединен с третьим входом первого элемента И, выход первого элемента ИЛИ соединен с прямым счетным входом второго счетчика и синхровходом регистра, а выход первого счетчика соединен с вторым входом блока сравнения.

1486915

Фиг.1

Фиг.
2'