SU1679636A1

SU1679636A1 - Устройство синхронизации по тактам в приемнике дискретной информации

Info

Publication number: SU1679636A1
Application number: SU884478348A
Authority: SU
Inventors: Vladimir A Palekhin
Original assignee: Smolenskij Vnii Elek Selskogo
Priority date: 1988-08-18
Filing date: 1988-08-18
Publication date: 1991-09-23

Description

Изобретение относится к технике передачи дискретной информации. Цель изобре2

тения - уменьшение времени вхождения в синхронизм. Устройство синхронизации по тактам в приемнике дискретной информации содержит генератор 8, реверсивный счетчик 1 и блок 2 памяти. Цель достигается введением блока 3 поиска маркера, анализатора 4 длительности информационного цикла, блока 5 измерения длительности маркера, блока 6 временной привязки тактовых импульсов к информационным импульсам, мультиплексора 7, ключа 9, блока 10 восстановления последовательности тактовых импульсов и формирователя -11 одиночного импульса. 2 ил.

Изобретение относится к технике передачи дискретной информации, в частности к устройствам тактовой синхронизации.

Цель изобретения - уменьшение времени вхождения в синхронизм.

На фиг.1 представлена структурная электрическая схема устройства синхронизации по тактам в приемнике дискретной информации; на фиг.2 - временные диаграммы входного и выходного сигналов.

Устройство содержит реверсивный счетчик 1. блок 2 памяти, блок 3 поиска маркера, анализатор 4 длительности информационного цикла, блок 5 измерения длительности маркера, блок 6 временной привязки тактовых импульсов к информационным импульсам, мультиплексор 7, генератор 8, ключ 10 восстановления последовательности тактовых импульсов и формирователь 11 одиночного импульса.

Устройство работает следующим образом.

При подключении напряжения электропитания блок 3 поиска маркерного сигнала может устанавливаться в режим поиска маркера синхросигнала или переводится в режим восстановления тактовой частоты. При этом какая-либо информация уже записана в реверсивный счетчик 1 и блок 2 памяти. По этой информации на выход формирователя 11 одиночных импульсов проходят импульсы с выхода разряда переноса нуля реверсивного счетчика 1, анализатор 4 длительности информационного цикла считает заданное число тактовых импульсов, которое равно числу тактов в информационной части цикла после маркера синхросигнала, например 10 на фиг'.2а, т.е. от 6 до 15 тактов. При поступлении в анализатор 4 последнего тактового импульса (10-го) на его

1679636 ΑΊ

1679636

первом выходе формируется сигнал, который переводит блок 3 в режим поиска маркерного синхросигнала. При этом блок 3 обнуляет реверсивный счетчик 1. По окончании 0-й зоны цикла (фиг.2а) блок 3 разрешает работу блока измерения длительности маркерного сигнала. При этом открывается ключ 9, через который импульсы с частотой Ттг, где т равно 4 для сигнала на фиг.2а (импульсы "1" - "4"), поступают на суммирующий вход реверсивного счетчика 1. Блок 5 для блока 2 памяти выдает сигнал режима записи информации с реверсивного счетчика 1, а анализатор 4 длительности информационного цикла переводится в нулевое состояние.

Если набранное число в реверсивном счетчике 1 меньше порогового числа в блоке 3, то с приходом импульса с уровнем логической единицы происходит обнуление реверсивного счетчика 1 и режим поиска маркера синхросигнала по длительности повторяется.

По переднему фронту такта "5" (см. фиг.2а) блок 3 поиска маркера запрещает работу блока 5. При этом блок 2 памяти переводится в режим хранения информации, анализатор 4 в режим счета количества тактовых импульсов с выхода формирователя 11. Логический нуль на первом выходе блока 5 закрывает ключ 9 и отключает частоту Цт от суммирующего входа реверсивного счетчика 1. По высокому уровню ("лог.1") такта "5” (см. фиг.2а) и сигналу с третьего выхода блока 3 включается в работу блок 6 временной привязки тактовых импульсов к информационным импульсам. При этом логическая единица с выхода блока 6 разрешает прохождение импульсов генератора 8 с частотой ί через мультиплексор 7 на вычитающий вход реверсивного счетчика 1. Содержащееся в счетчике 1 число вычитается до обнуления со скоростью в 2_траз (в приведенном Примере на фиг.2 в 8 раз) быстрее, чем насчитывалось во время действия маркерного сигнала, так как частота Т/2_т выше частоты прямого счета. При этом момент обнуления реверсивного счетчика 1 приходится на середину тактового интервала ”5" (см.фиг.2б), и соответственно на выходе формирователя 11 появляется выходной тактовый импульс (импульс ”1" на фиг.2б).

Импульсом "1" с выхода формирователя 11 одиночного импульса по входу записи дается разрешение на перезапись в реверсивный счетчик 1 информации блока 2 памяти, которая представляет собой число сделанных на длительности маркерного сигнала отсчетов. По второму входу блока 10

восстановления тактовых импульсов импульсом ” 1" дается разрешение на его работу, а с первого выхода блока 10 подается сигнал, которым выключается блок 6 временной привязки, в результате чего с вычитающего входа счетчика 1 снимается частота ί и подключается частота ί/2 через мультиплексор 7. В результате начинается процесс воспроизводства тактовых импульсов 2-11 (см,фиг.26) до того момента, пока анализатор 4 длительности информационного цикла не насчитает заданное количество импульсов, после чего выключается блок 10 и импульсом с первого выхода анализатора 4 блок 3 переводится в режим поиска очередного маркерного сигнала.

Claims

Формула изобретения Устройство синхронизации по тактам в

приемнике дискретной информации, содержащее генератор, реверсивный счетчйк и блок памяти, отличающееся тем, что, с целью уменьшения времени вхождения в синхронизм.в него введены блок поиска маркера, анализатор длительности информационного цикла, блок измерения длительности маркера, блок временной привязки тактовых импульсов к информационным импульсам, мультиплексор, ключ, блок восстановления тактовых импульсов, формирователь одиночного импульса, вход которого соединен с первым выходом реверсивного счетчика, суммирующий вход которого соединен с выходом ключа, управляющий вход которого соединен с первым выходом блока измерения длительности, маркера, первый и второй входы которого соединены соответственно с первым и вторым выходами блока поиска маркера, первый вход которого соединен с первым выходом анализатора длительности информационного цикла и первым входом блока восстановления тактовых импульсов, первый выход которого соединен с первым входом блока временной привязки тактовых импульсов к информационным импульсам, второй вход которого соединен с третьим выходом блока поиска маркера, четвертый выход которого соединен с обнуляющим входом реверсивного счетчика, второй выход которого соединен с вторым входом блока поиска маркера и информационным входом блока памяти, вход которого, управляющий записью, соединен с вторым выходом блока измерения длительности маркера и обнуляющим входом анализатора длительности информационного цикла, счетный вход которого соединен с выходом формирователя одиночного импульса, вторым входом блока восстановления тактовых

5

1679636

6

импульсов и входом записи информации реверсивного счетчика, вычитающий вход которого соединен с выходом мультиплексора, первый и второй управляющие входы которого соединены соответственно с выходом блока временной привязки тактовых импульсов к информационным импульсам и вторым выходом блока восстановления информационных импульсов, причем выход блока памяти соединен с

третьим входом реверсивного счетчика, а

третий вход блока поиска соединен с третьим входом блока временной привязки тактовых импульсов к информационным
5 импульсам и является входом устройства, а выход формирователя одиночного импульса является тактовым выходом устройства, выходом сигнала окончания информационного цикла которого является выход анализатора
10 длительности информационного цикла.

Фиг.1

Фиг.2