SU1598189A2 - Устройство дл оценки сигналов - Google Patents

Abstract

Изобретение относитс  к радиотехнике. Цель изобретени  - повышение достоверности оценки сигналов при одновременном уменьшении времени выбора сигналов с оптимальной структурой. Цель достигаетс  введением порогового блока 14, преобразовател  27, блока 16 регистров, блоков 23 и 24 элементов И, блока 25 пам ти, счетчика 18, генератора 21 тактовых импульсов, регистра 22 сдвига, RS-триггера 2, элемента И 26, блока 19 регистров, формировател  20 единичного импульса, элемента И 30. Анализ оценки сигналов проводитс  в два этапа. По результатам анализа первого этапа информаци  о номерах сигналов поступает в блок 25. Информаци  анализа второго этапа поступает на управл ющий вход блок 25. На первом этапе анализа осуществл етс  предварительный анализ помехозащищенности, на втором этапе уточн ютс  результаты выбора оптимальной структуры сигнала. 1 ил.

Description

ел

со

00

00

со

Изобретение относитс  к радиотехнике , может использоватьс  в систе- мах передачи дл  выбора сигнало в, оптимальных к воздействию помех, и  вл етс  усовершенствованием изобретени  по авт. св. № 1363499.

Цель изобретени  - повышение достоверности оценки сигналов при одновременном уменьшении времени выбо- ра сигнала с оптимальной структурой. На чертеже представлена структурна  элекрическа  схема предлагаемого устройства.

Устройство дл  оценки сигналов содержит кнопку 1 Пуск, RS-трт ггер 2, генератор 3 счетной частоты, блок 4 регистров пам ти фазовых кодов, генератор 5 опорных сигналов, первый и второй перемножители 6,1 и 6.2, фазовращатель 7, первый и второй интеграторы 8.1 и 8.2, первый и второй квадраторы 9.1 и 9.2, сумматор 10, стробируюшдй блок 11, нормирующий блок 12, пороговый блок 13, дополни- тельный пороговый блок 14, преобразователь 15, первый блок 16 регистров, первый элемент И 17, счетчик 18, второй блок 19 регистров, формирователь 20 единичного импульса, генератор 21 тактовых импульсов, регистр 22 сдвига, первый и второй блоки 23 и 24 элементов И, блок 25 пам ти, второй -элемент И 26, дополнительный преобразователь 27, блок 28 сравнени , регистр 29 пам ти, третий элемент И 30, блок 31 пам ти кодов оптималь- ной структуры сигналов.

Устройство работает следующим образом.

При нажатии кнопки 1 Пуск на S вход RS-триггера 2 подаетс  напр жение к RS-триггер 2 переводитс  в состо ние логической единицы. Напр жение , с пр мого выхода RS-триггера 2 подаетс  на первый управл ющий вход генератора 3 счетной частоты, С выхода генератора 3 счетной частоты на вход блока 4 регистров пам ти фазовы кодов пос- упают импульсы с периодом дл  поочередного подключени  регистро пам ти, определ юпщх структуру сигналов , к входу генератора 5 ( С меньше -длительности Т опорных сигналов). Сигнал определенной структуры Z (t) с выхода генератора 5 опорных сигналов поступает на второй вход первого пере1;1ножител  6.1 и на вход фазовращател  7, с выхода которого

сигнал, сопр женный по Гильберту с опорным сигналом, поступает на В горой вход второго перемножител  6,2 На первые входы первого и второго перемножителей 6.1.и 6.2 подаетс  помеха (t),, присутствующа  в канале. Сигналы, полученные в результате перемножени , поступают на входы первого и второго интеграторов 8.1 и 8,2, где интегрируютс  на интервале с 6 Со, С. С выходов первого и второго интеграторов 8,1 и 8.2 сигналы поступают на входы первого и второго квадратов 9,1 и 9.2, с выходов которых поступают на входы сумматора 10. Выход сумматора 10 соединен с входом стробирующего блока 11, в котором осуществл етс  отсчет результата измерени  в моменты времени t. if (где i 1, 2, 3,...) при поступлении на тактовый вход импульсов с выхода генератора 3 счетной частоты. Эти же импульсы поступают на тактовые входы первого и второго интеграторов 8.1 и 8,2 дл  сброса накопленного за период напр жени ,

С выхода стробирующего блока 11 сигнал поступает на вход нормирующего блока 12, выход которого подключен к пороговому блоку 13 и дополнительному пороговому блоку 14. Поскольку на первом этапе анализа сигналов в открытом состо нии будет находитьс  только дополнительный пороговый блок 14, управл ющий вход которого подключен к пр мому выходу RS- триггера 2, то выходной сигнал Y,, нормирующего блока 12 поступает в дополнительный пороговый блок 14, где сравниваетс  с нижним пороговым уровнем и f, . С выхода дополнительного порогового блока 14 напр жение и Y поступает на вход дополнительного преобразовател  27, предназначенного дл  преобразовани  напр жени  и в соответствующее число импульсов. Последовательность импульсов записываетс  в один из регистров первого блока 16 регистров. При этом соблюдаетс  очередность заполнени  регистров.

Одновременно с этим, если уровень сигнала Y меньше нижнего порогового уровн  при сравнении их в дополнительном пороговом блоке 14, то его выходной сигнал открывает второй элемент И 26 дл  прохо здени  кодовой ий формации с выхода счетчика 18 на вхо

второго блока 19 регистров о номере анализируемого сигнала, при котором Y - и„ .Данна  кодова  комбинаци  записываетс  в регистры второго блока 1 9 в пор дке очередности поступлени . Счетчик 18 осуществл ет подсчет импульсов, формируемых генератором 3 счетной частоты на первом (предварительном) этапе анализа сигналов и только при Подаче на управл ющий вход счетчика 18 напр жени  логической единицы с пр мого выхода RS-триггера 2.

После окончани  предварительного анализа последнего п-го варианта сигнала в регистры первого блока 16 будет записана информаци  об относительных уровн х оценки взаимодействи  вариантов сигналов и помехи в канале U |- J, а в соответствующие им регистры второго блока 19 - информаци  о номерах оцениваемых сигналов , при которых У. и.

При поступлении п-го импульса с генератора 3 счетной частоты на вход счетчика 18 с его второго выхода поступит сигнал на входы формировател  20 единичного импульса и генератора 21 тактовых импульсов. Выходной импульс формировател  20 поступает на информационный вход регистра 22 сдвига в виде логической единицы, котора  при поступлении на тактовые входы данного регистра импульсов с выхода генератора 21 продвигаетс  по триггерам регистра 22.

Опрашивающие .импульсы с выходов триггеров регистра 22 сдвига последовательно поступают на вторые входы соответствующих элементов И первого блока 23, первые входы которых соединены с выходами триггеров соответствующих регистров первого блока 16. Опрос регистров первого блока 16 начинаетс  с анализа состо ни  последнего триггера одно временно дл  всех регистров, далее анализируетс  предпоследний триггер и т.д. Импульсы с элементов И первого блока 23 поступают на первые входы элементов И второго блока 24, вторые входы которых соединены с триггерами соответствующих регистров второго блока 19 регистров . В зависимости от информации записанной в регистры второго блока 19, открываютс  соответствующие элементы И второго блока 24.

98189

С выхода второго блока 24 элементов И в первую очередь поступает информаци  о номере того сигнала, при J взаимодействии которого с помехой в канале уровень напр жени  на выходе нормирующего блока 12 минимальный, Информаци  о номерах сигналов (по результатам первого этапа анализа)

10 поступает в блок 25 пам ти, где она распредел етс  по  чейкам пам ти следующим образом: в первой  чейке - номер сигнала, при котором уровень напр жени  на выходе нормирующего бло15 ка 12 минимальный (а, следовательно, напр жение на выходе дополнительного порогового блока 14 U U - Y максимальное и соответствующий регистр первого блока 16 записано наибольшее

число импульсов); во второй  чейке - номер сигнала, соответствующий несколько большему уровню напр жени  на выходе нормирующего блока 12, и т.д. Таким образом, первый этап анализа

25

сигналов заканчиваетс  ранжировкой

номеров сигналов в блоке 25 пам ти.

При прохождении единичного импульса через все триггеры регистра 22 сдвига на его втором выходе по вл ет- 30 с  сигнал, который поступает на R вход RS-триггера 2 и перебрасывает данный RS-триггер 2 в состо ние логического нул .

На втором этапе анализа сигналов 5 останавливаетс  работа счетчика 18 и дополнительного порогового блока 14, подключенных к пр мому выходу RS-.триггера 2. Напр жение с инверсного выхода RS-триггера 2 подаетс  на 0 второй вход генератора 3 счетной частоты и на первый вход третьего элемента И 30. Импульсы, период следовани  Т которых равен длительности элемента анализируемых сигналов и достато- 5 чен дл  получени  окончательной оценки сигнала, с выхода генератора 3 через открытый третий элемент И 30 поступают на управл ющий вход блока 25 пам ти. Данные импульсы обеспечивают 0 последовательно подключение  чеек пам ти блока 25 к второму входу блока 4 регистров пам ти фазовых кодов.

С выхода генератора 3 счетной частоты на вход блока 4 поступают такто- 5 вые импульсы с периодом Т дл  подключени  регистров пам ти фазовых кодов к генератору 5 опорных сигналов,в пор дке , определ емом кодовой информацией , поступающей с выхода блока 25

1

пам ти. Сигнал определенной структуры с выхода генератора 5 опорных сигналов поступает на второй вход первого перемножител  6.1 и на вход фазовращател  7, с выхода которого сигнал , сопр женный по Гильберту с опорным сигналом, поступает на второй вход второго перемножител  6.2. На первые входы первого и второго перемножителей 6.1 и 6.2 подаетс  помеха присутствующа  в канале.

Сигналы, полученные в результате перемножени , поступают на входы первого и второго интеграторов 8.1 и 8.2, где интегрируютс  на интервале ,TJ длительности элемента опорного сигнала. С выходов первого и второго интеграторов 8.1 и 8.2 сигналы поступают на входы первого и второго квадраторов 9.1 и 9.2, с выхода которых поступают на входы сумматора 10 Выход сумматора 10 соединен с входом стробирующего блока 11, в котором осуществл етс  отсчет результата в моменты времени, кратные целому числу длительности элемента опорного сигнала, при поступлении на тактовый вход стробирующего блока 11 импульсов с выхода генератора 3 счетной частоты. Эти же импульсы поступают на тактовые входы первого и второго интеграторов 8.1 и 8.2 дл  сброса накопленного за период Т напр жени .

С выхода стробирующего блока 11 сигнал поступает на вход нормирующего блока 12, с выхода которого измерен- гое значение коэффициента взаимного

различи  опорного сигнала и помехи- g поступает в пороговый блок 13, открытый напр жением с инверсного выхода КЗ-триггера 2. В пороговом блоке 13 измеренное значение коэффициента взаимного различи  g сравниваетс  с некоторым верхним пороговым значением g , определ емым допустимым значением веро тности ошибки Рдц,. С выхода порогового блока 13 напр жение U,, равное разности между пороговым значением g и измеренным значением g коэффициенг а взаимного различи  (и g.p - g ), поступает на вход преобразовател  15, в котором происходит преобразование напр жени  U в двоичный код X , поступающий затем на первый вхОд блока 28 сравнени . На второй вход блока 28 сравнени  поступает информаци  с регистра 29 пам ти о максимальном зна10

5

8189

0

5

5

0

5

8

чении разности (g - gf ), jfJb2,...- ..., г - 1 j (соответствующей минимальному значению gp, полученной при измерении коэффициента взаимного различи  ,всех предьщущих г - 1 вариантов структур опорных сигналов и помехи . Если по ступившие в блок 28 с выхода преобразовател  15 значение Х превышает значение X ; , записанное в регистре 29 пам ти, с выхода блока 28 в регистр 29 пам ти записываетс  нова  информаци  X ,  вл юща с  максимальной дл  всех г структур опорных сигналов. При этом с первого выхода блока 28 сравнени  на второй вход первого элемента И 17 поступает сигнал, открывающий данный элемент дл  записи с блока 4 регистров пам ти фазовых кодов в блок 31 пам ти кодов оптимальной структуры информации об г-м коде структуры сигнала, при котором измеренное значение коэффициента взаимного различи   вл етс  наименьшим . Если поступившее с преобразовател  15 в блок 28 сравнени  значение разности Х не превышает значени 

J ти

записанного в регистре 29 пам - , то сигналы на выходах блока 28

0 сравнени  отсутствуют и в регистре 29 пам ти и блоке 31 остаетс  прежн  , ранее записанна  информаци .

Таким образом, на первом этапе в течение длительности времени f7, намного меньшей длительности Т элемента сигнала, осуществл етс  предварительный анализ помехозащищенности сигналов с .определенными структурами, по результатам которого производитс  ранжировка номеров кодовых структур- в дополнительном блоке пам ти. На втором эпате уточн ютс  результаты выбора оптимальной структуры сигнала , при этом отпадает необходимость анализа всех структур сигналов.

Claims (1)

1. Формула изобретени 

   Устройство дл  оценки сигналов по авт. св. № 1363499, отличающеес  тем, что, с целью повьше- ни  достоверности оценки сигналов при одновременном уменьшении времени выбора сигнала с оптимальной структурой , между выходом нормирующего блока и дополнительным входом блока регисг тров пам ти фазовых кодов введены последовательно соединенные дополнительный пороговый блок, дополнитель

   15

   ный,преобразователь, первый блок регистров , первый блок элементов И, второй блок элементов И и блок пам ти между выходом генератора счетной частоты и его тактовым входом введены последовательно соединенные счетчик, генератор тактовых импульсов, регистр сдвига и RS-триггер, кроме того, введены второй элемент И, первый и второй входы которого соединены соответственно с выходом дополнительного порогового блока и вторым выходом чика, второй блок регистров, вход и выход которого соединены соответственно с выходом второго элемента И и вторым входом второго блока элементов И, формирователь единичного импульса , вход и выход которого соеди

   89

   10

   нены соответственно с первым выходом счетчика и вторым входом регистра сдвига, третий элемент К, первый вход и выход которого соединены соответственно с выходом генератора счетной частоты и управл ющим входом блока пам ти, кнопка Пуск соедин етс  с вторым входом RS-триггера, второй выход которого соединен с входом записи генератора счетной частоты, с вторым входом третьего элемента И и , с управл ющим входом порогового блока, первый выход RS-триггера соединен с управл ющими входами счетчика и дополнительного порогового блока, второй выход регистра сдвига соединен -с вторым входом первого блока элементов И,