SU439801A1

SU439801A1 - Device for converting ten numbers to binary

Info

Publication number: SU439801A1
Application number: SU1795577A
Authority: SU
Inventors: Игорь Львович Андреев; Игорь Федорович Арский; Вениамин Александрович Зарубин
Original assignee: Предприятие П/Я А-7672
Priority date: 1972-06-07
Filing date: 1972-06-07
Publication date: 1974-08-15

Description

1one

Изобретение относитс к области вычислительной техники и нредназиачено дл преобразовани чисел из дес тичной системы счислени в двоичную.The invention relates to the field of computing and is not intended to convert numbers from a decimal number system to a binary one.

Известен преобразователь дес тичного кода в двоичный, содержащий устройство ввода, дес тичный регистр сдвига, счетчик дес тичных разр дов с дешифратором, двоичный счетчик имнульсов и схему управлени .A known converter of decimal code to binary contains an input device, a decimal shift register, a decimal counter with a decoder, a binary impulse counter, and a control circuit.

Преобразование дес тичного кода в двоичный в таком преобразователе осуществл етс путем последовательного суммиро вани на счетчике значений двоичных эквивалентов дес тичных разр дов, причем суммирование осуществл етс последовательно не только дл эквивалентов, но и дл двоичных разр дов в эквиваленте.Conversion of decimal code to binary in such a converter is carried out by sequential summing at the counter of the values of binary equivalents of decimal places, and the summation is carried out sequentially not only for equivalents, but also for binary bits in equivalent.

Схема такого преобразовател сравнительно сложна.The circuit of such a converter is relatively complicated.

Предложенное устройство дл преобразовани дес тичных чисел в двоичные отличаетс тем, что содержит блок формировани двоичных эквивалентов, входы которого соединены с выходами схемы заноминани дес тичного числа, а выходы - со входами сумматора .The proposed device for converting decimal numbers into binary is characterized in that it contains a block of formation of binary equivalents, the inputs of which are connected to the outputs of the zoomed-in memory scheme and the outputs - to the inputs of the adder.

Усложнение рассматривасдмого устройства с увеличением количества дес тичных разр дов незначительно. Достаточно высокое быстродействие схемы достигаетс за счет преобразовани в двоичную форму всех дес тичных разр дов одновременно и зависит не от размерности числа, а от значени цифр в его разр дах.The complexity of considering a device with an increase in the number of decimal places is insignificant. A sufficiently high performance of the circuit is achieved by converting all decimal places to binary form at the same time and depends not on the dimension of the number, but on the value of the digits in its bits.

Схема предложенного устройства изображена на чертеже (дл трех дес тичных разр дов ). В общем случае количество разр дов не ограничиваетс .The scheme of the proposed device is shown in the drawing (for three decimal places). In general, the number of bits is not limited.

Распределитель импульсов 1 служит дл Pulse distributor 1 is for

управлени процессом преобразовани чисел и представл ет собой микропрограммный автомат , состо щий из двоичного счетчика 2 и дешифратора 3.controlling the number conversion process and is a firmware automaton consisting of a binary counter 2 and a decoder 3.

Схема 4 запоминани дес тичных чисел,Scheme 4 memorizing decimal numbers

подлежащих преобразованию в двоичный код, выполнена на переключател х 5-7. Клеммы переключателей, соответствующие одинаковым дес тичным цифрам, запараллелеиы.to be converted to binary code, performed on switches 5-7. Switch terminals corresponding to the same decimal numbers are parallel-connected.

Блок 8 формировани двоичных эквивалентов предназначен дл преобразовани дес тичных чисел в двоичные путем выделени на его выходах суммы разр дных единиц дес тичного числа.The unit of formation of binary equivalents is designed to convert decimal numbers into binary ones by extracting at its outputs a sum of digit units of a decimal number.

Блок 8 состоит из дешифратора 9, вентилей 10-15 и управл ющих триггеров 16-18, предназначенных дл фиксации временного интервала преобразовани каждого дес тичного разр да. Дешифратор 9 осуществл ет непосредственное преобразование дес тичных чисел в их двоичные эквиваленты.Block 8 consists of a decoder 9, valves 10-15, and control triggers 16-18, designed to fix the time interval for the conversion of each decimal place. The decoder 9 directly converts the decimal numbers to their binary equivalents.

Сумматор 19 (накапливающий) предназначен дл сложени двоичных эквивалентов дес тичных чисел.Adder 19 (accumulating) is intended for adding binary equivalents of decimal numbers.

Устройство содержит также cxciMy «И 20, элемент задержки 21, шину 22 тактовых нмпульсов , шину 23 сигнала «Начало нреобразовани . Дешифратор 9 выполнен на схемах «ИЛИ 24-28, «И 29-31, «И-НЕ 32.The device also contains cxciMy & 20, a delay element 21, a bus 22 clock pulses, a bus 23 of the signal "Start conversion. The decoder 9 is made on the schemes "OR 24-28," AND 29-31, "AND-NOT 32.

Перед преобразованием числа, вручную или автоматически от внешнего устройства управлени , по шине 23 подаетс сигнал «Начало преобразовани . Этим сигналом устанавливаютс в «О триггеры счетчика 2 и сумматора 19, а ynpaвл юn иe триггеры 16-18 блока 8 формировани двоичных экБивалентов - в «1.Before converting a number, manually or automatically from an external control device, a signal "Start of conversion." This signal sets in "About the triggers of the counter 2 and adder 19, and the trigger of the triggers 16-18 of the block 8 of the formation of binary equivalents - in" 1.

Тактовые импульсы при этом через схему «И 20 и вентили дешифратора 3 проход т на клеммы переключателей 5-7. Первый тактовый импульс через соответствуюш,ий вентиль, св занный с нулевой шиной переключателей, устанавливает в «О управл ющий триггер, если на соответствующем переключателе его выставлена цифра «О. Этим исключаетс учет данного разр да в суммарном двоичном эквиваленте, подаваемом на сумматор 19.The clock pulses at the same time through the circuit "And 20 and the valves of the decoder 3 are passed to the terminals of the switches 5-7. The first clock pulse through the corresponding valve, connected to the zero bus of switches, is set in the “O” control trigger, if the “O” This eliminates the consideration of this bit in the total binary equivalent supplied to the adder 19.

Задержанный элементом задержки 21 первый импульс, поступает, во-первых, на вход счетчика 2, мен его состо ние и подготавлива прохождение второго тактового импульса со схемы «И 20 через следующий вентиль; во-вторых, приходит на вход вентилей 10-15 и «переписывает двоичный эквивалент дес тичных цифр, выдел емый блоком 8 формировани двоичных эквивалентов, в соответствии с состо нием управл ющих триггеров 16-18 на сумматор 19.Detained by the delay element 21, the first pulse arrives, first, at the input of counter 2, its state changes and preparing the passage of the second clock pulse from the AND 20 circuit through the next gate; secondly, it arrives at the input of the valves 10-15 and "rewrites the binary equivalent of decimal digits allocated by the block 8 of the formation of binary equivalents, in accordance with the state of the control triggers 16-18 to the adder 19.

Второй тактовый импульс через вентиль дешифратора 3 поступает на клеммы переключателей 5-7, соответствующие цифре «1, и исключает очередную декаду из рассмотрени , если «Ь фиксировалась каким-либо из переключателей . Св занный с этим переключателем триггер устанавливаетс в «О и в соответствии с вновь установившейс комоинациёй на триггерах 16-18 и дешифраторе 9 вторым, задержанным на элементе 21 импульсом, к содержимому сумматора 19 прибавл етс очередной двоичный эквивалент. Па сумматоре, таким образом, накапливаетс сумма.The second clock pulse through the valve of the decoder 3 is supplied to the terminals of the switches 5-7, corresponding to the digit "1", and excludes the next decade from consideration if "b was fixed by any of the switches. The trigger associated with this switch is set to < RTI ID = 0.0 > < / RTI > and, in accordance with the newly established coupling on flip-flops 16-18 and decoder 9, a second pulse delayed on element 21 adds another binary equivalent to the content of the adder 19. The accumulator thus accumulates the sum.

Операци суммировани двоичных эквивалентов дес тичных разр дов продолжаетс до тех нор, пока все управл ющие триггеры не установ тс в «О, т. е. пока не закончитс преобразование дес тичных цифр во всех разр дах.The summation operation of binary equivalents of decimal places continues until all the control triggers are set to "O, i.e., until the conversion of decimal digits in all bits has been completed.

Максимальное количество импульсов преобразовани равно дес ти. Сдвиг импульсов, поступающих на вход переключателей, осуществл етс счетчиком 2 и дешифратором 3. lis возможных шестнадцати комбинаций счетчика используетс только 10. В начальное состо ние счетчик возвращаетс сигналом «Начало преобразовани .The maximum number of conversion pulses is ten. The shift of the pulses to the input of the switches is performed by counter 2 and decoder 3. Only 16 possible counter combinations are used. Sixteen are returned to the initial state by the signal "Conversion start."

Суммарные двоичные эквиваленты выдел ютс схемами «И 29-31, «ПЛИ 24-28 и мен ют свое значение нри переходе любого из управл ющих триггеров 16-18 из первоначального состо ни «1 в состо ние «О.The total binary equivalents are allocated by the AND 29-31, PLI 24-28 schemes and change their value when any of the control triggers 16-18 change from the initial state of "1 to the state" O.

Когда все управл ющие триггеры установ тс в «О, схема «И-НЕ 32 выдает сигнал «Конец преобразовани , который запрещает дальнейшее прохождение тактовых имнуль сов через схему «И 20.When all control triggers are set to "O", the AND-HE 32 scheme issues an "End of Conversion" signal that prohibits further passage of the clock pulses through the AND 20 scheme.

Предмет изобретени Subject invention

Устройство дл преобразовани дес тичных чисел в двоичные, содержащее раснределитель , выходы которого соединены со входа .ми схемы запоминани дес тичного числа, и сумматор, отличающеес тем, что, с целью упрощени устройства, оно содержит блок формироваии двоичных эквивалентов, входы которого соединены с выходами схемы запоминани дес тичного числа, а выходы соединены со входами сумматора.A device for converting decimal numbers to binary, containing a distributor, the outputs of which are connected to the inputs of the memory scheme of the decimal number, and an adder, characterized in that, in order to simplify the device, it contains a unit for forming binary equivalents, the inputs of which are connected to the outputs the memory storing schemes are decimal, and the outputs are connected to the inputs of the adder.