SU433541A1 - МНОГОФУНКЦИОНАЛЬНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО3 :1 Т ВФОН]] Я-И;ф'РТГЩ <" t- J J^^ '^ • i .• f S .„ J i, is i* - Google Patents

Description

Изобретение относитс  к запоминающим устройствам.

Известно многофункциональное запоминающее устройство, содержащее накопитель на тороидальных сердечниках с пр моугольной петлей гистерезиса, к разр дным шинам чтени  Которого подключены усилители чтени ; разр дные формирователи записи и считывани , выхода которых чены JK соответствующим щинам записи и считывани  накопител ; регистр адреса, выходы которого подсоединены к первым входам соответствующих адресных вентилей, выходы которых через адресные формирователи записи и считывани  подключены к адресным щинам записи и считывани  соответственно; регистр слова, разр дные вентили и схемы ИЛИ.

Предлагаемое устройство отличаетс  от известного тем,что оно содержит дополнителыиле схемы ИЛИ, выходы двух из ко торых через соответствук цие адресные вентилн соединены со входами адресных формирователей записи и считывани  по координате X. а выходы двух через адрес-.

ные вентили подключены ко входам афеоных формирователей записи и считывани  по координате у ; ко входам схем ИЛИ подключены соответствующие управл ющие

5 щины. Это позвол ет расщирить функпиональные возможности устройства.

На чертеже изображена блок-схема предлагаемого многофункционального запоминающего устройства.

0 Устройство содержит матричный накопитель 1 на тороидальных сердечниках 2 с ПП-Г, пронизанных адресными шинак и 3 записи и считывани , разр дными щинами 4 записи и считывани , разр дными щинами 5

5 чтени . В устройство вход т разр дные формирователи 6 считывани , разр дные форК ирователи 7 записи, схемы 8 ИЛИ, разр дные вентили 9, триггеры 1О регистра ii слова, адресные формирователи 12;

0 записи адресные формирователи 13 считывани  по строкам, адресные формирователи 14 записи по столбцам, адресные формиро; ватели 15 считывани  по столбцам, адрес :ные вентили 16, триггеры 17 реги- ,

5 стра 18 строк, триггеры 19 регистра 2О столбцов, входы 21 регистров строк и

столбцов, шины 22-35 управлени , схемы 36-40 ИЛИ, усилители 41 чтени , шина4 етробировани , выходы 43 усилителей чтени , шина 44 сброса регистра столбцов, шина 45 сброса регистра строк, входы 46 регистра слова, шина 47 сброса регистра слова, схемы 48 ИЛИ,

В исходном состо нии в регистре 11 слова хранитс  входное слово X(X,,-Xj,..iX-, а ,в  чейках матричного накопител  1 хран тс  слова y;tyJH,.V;t,-5(jn,) I -ый разр д входного слова, хран щийс 

в 1 -ом триггере 10 регистра 11 слова, У- - I, -ый разр д i -го слова, хран шийс  в 1 -ом сердечнике 2 матричного накопител  1, П -количество разрадов. Обозначим через Хг разр дные сигналы возбуждени , получаемые с-пр мых выходов триггера 10, наход шихс  в состо нии , а через X; -разр дные сигналы возбуждени , получаемые с инверсных выходов 10, наход щихс  в состо нии О.

Обозначим через Р реализуемую i -ым тороидальным сердечником 2 избранной  чейки матричного накопител  1 переключательную функцию, значение которой соответствует состо ни м этого сердечник после воздействи  на него разр дного сигнала Х, или X: при условии, что исходное состо ние сердечника соответствует

значению у ; через j, обозначим реализye ryю t -ым тороидальным сердечником 2 избранной  чейки матричного накопител  1 переключательную функцию, значение которой получаетс  на i -ой разр дной шине 5

чтени  в момент воздействи  разр дного сигнала Х или Х на данный сердечник 2 с исходным состо нием у , причем единичному значению функции (Jj соответствует наличие импульсного сигнала на t -ой

разр дной шине 5 чтени , а нулевому отсутствие .

Выполнение операции над входным словом в выбранной  чейке накопител  1 происходит при поступлении соответствующих сигналов на управл ющие шины 22-35. Логические двухместные операции и логические многоместные операции, которые могут быть в предлагаемом логичес- ком ЗУ, приведены соответственно в табл. 1 и 2.

Таблица 1

Таблица 2

Работу устройства иллюстрируют примеры выполнени  логических операций запрет p. ,и коньюикции 1

а также логической операции коньюкции .между i.-ым разр дом входного слова и 1,-ым разр дом слов, хран щихс  в t-ой строке накопител .

При подаче сигнала на шину управлени  26 с инверсных выходов тех триггеров 1О которые наход тс  в состо нии О , через разр дные вентили 9 и схемы ИЛИ 8 на входы разр дных формирователей 7 записи проход т разр дные сигналы возбуждени  . .

Одновременно через схемы 36, 39, 40 ИЛИ и адресные вентили 16 возбуждаютс  адресные формирователи 13 и 15 считывани  по строкам и столбцам тех  чеек строки и столбца, триггеры 19 и 17 признаков обращени  которых наход тс  в состо ни х 1. При 3TON в тех разр дах, в которых Х;еО (т. е. ), разр дный полуток записи запрещает считьтание информации под действием адресных полутоков считывани  с сердечников 2 матричного накопител  1, а в тех разр дах, в которых Xj 1 (т. е. Х О), сердечники 2 переход т в состо ние О.

Таким образом, под действием адресных полутоков считывани  и разр дных полутоков записи сердечники 2 каждого разр да избранного слова матричного накопител  принимают состо ни , соответствующие

результату логической операции запрета . Одновременно на каждой разр дной шине 5 чтени  по вл етс  сигнал, соответствующий выполнению в данном разр де слов логической операции коньюнкции1-- i Эти сигналы поступают на входы усилителей чтени  41 и

при наличии сигнала стробировани  на шине 42 проход т на выходы 43. Аналогично выполн ютс  и все другие двухместные логические операции, приведенные в табл. 1. Выполнение ло1М1ческой операции коньюнкции р-1 У-|ЛХ между 1,-ым разр дом входного слова и t-ым разр дом слов, хран щихс  в L -ой строке накопител , реализуетс  следующим образом. При подаче сигнала на щину 29 управлени  с

выходов тех триггеров Ю регистре 11

входного слова, которые наход тс  в состо нии О, через разр дные вентили 9 и схемы 8 ИЛИ на входы разр дных формирователей 6 считывани  про сод т разр дные сигналы возбуждени  Х 1. Одновременно через схему 39 ИЛИ и адресный вентиль 16 возбуждаетс  адресный формирователь 13 считывани  той строки матричного накопител  1, триггер 19 ре-

гистра 2О строк которой находитс  в состо нии . Под действием адресного и разр дного полутоков считывани  сердечники 2 тех разр дов, в которых Aj-O (т. е. Х 1), переход т в состо ние О,

а сердечники 2 тех разр дов матричного накопител  1, в которых X; -1 (т. е. - ...Р , Х/ 0 /I остаютс  в исходное, состо нии. : Таким образом, в каждом из сердсшиков 2 I -ой строки сформи1)овалс  резул тат логической операции коньюнкции р. j Уд Аналогично выполн ютс  другие логические операции в строках и столбцах нредлагаем го ЗУ, которые приведены в табл. 2. Кроме того, в предлагаемом ЗУ возмож но выполнение приведенных в табл. 2 логических операций одновременно во многих столбцах или строках матрицы, что требуе установки триггеров 17 регистра 18 столбцов или триггеров 19 регистра 2 О строк в состо ние 1. Таким же образом происходит выполнение других логических операций, приведенных в табл. 2, при подаче сигналов в соответствующие шины управлени  28-35. Предмет изобретени  I Многофункциональное запоминающее устройство, содержащее матричный накопитель на тороидальных сердечниках с пр моугольной петлей гистерезиса, разр  дные шины записи и считывани  которого через последовательно соединенные разр дные формирователи записи и считывани , схемы ИЛИ и разр дные вентили подключены к соответствующим выходам регистра слова , адресные шины записи и считывани  по координатам X и у через соответствующие адресные формирователи записи и считывани  и вентили подключены к выходам соответствующих регйстроэ, о т л и ч а ю щ :е е с   тем, что, с целью расщирени  функциональных возможно стей устройства, в него введены дополнительные схемы ИЛИ, выходы двух дополнительных схем ИЛИ через вентили соединены со входами адресных формирователей записи и считывани  по координате X , а выходы двух других через вентили подключены ко входам адресных формирователей записи и считывани  по коорди- ; нате у , причем ко входам схем ИЛИ под- I ключены управл ющие шины.