SU432577A1 - Устройство для контроля преобразователя угол-код12 - Google Patents

Description

Изобретенле относитс  к области автоматики .и вьгчислительиой техн.ижи.

Известно устройство дл  контрол  преобразовател  угол-код, содержащее генератор нмнульсО|В, подключенный к -входу .привода равномерной скорости и к блоку эталонных сигналов, и испытуемый нреобразователь угол-код, вал которого соедилен с приводом равномерной скорости, а выходы -подключены к дешифратору нулевого .кода, соеднненного выходом со счетным входом триггера, и к блоку сигнадОгВ с.мены -када. Выход .последнего соединен с входо.м блока временных интервалов ошибок, первый выход которого соответствует положительным, а второй - отрицательным интервалам. Второй вход блока вре-менных интервалов ошибок подключен .к выходу блока эталонных сигналов, соединенного вторым входом с первым выходом триггера. Кроме того, устройство имеет бло.к воспроизведени . Такое устройство позвол ет определ ть лишь ошибку воспроизведени  квантов преобразовател , но не дает возможности найти среДнее значение указанных ошнбок дл  всех .квантов, что .необходимо дл  радионального использовани  преобразовател  угол-код.

Предлагаемое устройство отличаетс  от известного тем, что в «его введены две схемы «И, ревер10ив.ный счетчик, делитель КОда и дифференцируюш;а  цепь. Причем первые входы схем «И подключены к гснерзтору импульсов , вторые - iK пepвo :y выходу триггера , третьи - соответственно :к первому и вторОМу выходам блока .временных интервалов ош.ибок, а выходы - соответственно к входам сложени  и вычитани  реверсивного счетч ика. Разр дные выходы счетчика через делитель кода соединены с блоком воспроизведени , второй вход которого через дифферемцируюшую цепь подключен к второму выходу триггера . Это позвол ет онредел ть сре.днее 3)iaчение ошибок контролируемого преобразовател  угол-код.

На ф|Иг. 1 изображена фупкциональиа  пл.Щч-схема предлагаемого устройства; на фиг. 2 показа Ы ошибки воспроизведени  IKBHHTOB преобразовател  угол-1код.

Выход генератора / импульсов подключен к входу привода 2 равномерной скорости, который соединен с валом иcпытye oгo преобразовател  угол-код. Выходы последнего подключены ,к дешифратору 4 нулевого кода .и к блоку 5 сигналов смены кода. Выход дешифратора нулевого кода соединен со счетным входом триггера 6. Первые входы блока 7 эталонных сигналов и схем «И 8 и 9 подключены к генератору /, вторые - ,.к первому выходу триггера. Выходы блоков 5 7 соединены с входами блока W врел1енных интервалов ошибок, первый выход которого, соответствующ-ий положительным .интервалам, подключен 1К третьему входу схемы 8, а вто .рой, соответствующий отрицательным интервалам , соединен с третьим входом схемы 9. Выходы схем 8 н 9 подключены соответствен«0 к входам суммировани  и вычитани  счетчика 11, разр дные выходы которого через деллтель 12 кода соединены с первыми входами блока 13 воспроизведени . Второй вход последнего подключен через дифференцирующую депь 14 к второму выходу триггера 6.

(Принцнп работы устройства основан на суммировании числа (ИМпульсов, соответствующих вел,ич1ине и знаку ошибки воспроизведени  каждого кванта преобразовател  уголкод . Названные ощибки представлены в виде временных иитервалов ть Т2, . - . , тл на фиг. 2, где Л - число .квантов преобразовател  уголкод .

Испытуемый преобразователь угол-а од 3 приводитс  в равномерное вращение приводом 2. На выходах преобразовател  в зависимости от углового положени  его вала мен етс  код. В момент по влени  .нулевого кода срабатьшает дещ«ф,ратор 4 и ориентирует в определенное состо ние триггер 6. С первого выхода лоследнего подаетс  потендиал на вход блока 7 эталонных сигналов и входы схем «И 5 и 9. Блок эталонных сигналов начинает раюотать, создава  на входе блока W временных интервалов ощ-ибок импульсы, следующие через .равные отрезки времени, соответствующее расчетным Моментам смены кода испытуемого преобразовател . На выходе блока 5 формируютс  импульсы, соответствующие реальлым моментал смены кода преобразовател . В блоке 10 осуществл етс  сравнение во времени названных сигналов, и на его выходах по вл ютс  временные Интервалы, соответствующие ощ,ибке воспроизведени  каждого кванта с учетом ее знака. В зависимости от величины и знака ошиб.хи каждого кванта открываетс  на определенное врем  одна ,из схем «И (8 ,или д) п пропускает соответствующее число импульсов генератора 1 «а вход суммированл  или вычитани  счетчика //.

Подсчет 1 Мпульсов в счетчике происходит

до тех пор, Пока испытуемый .преобразователь 3 .не сделает полиый оборот .и вновь не сработает .дещифратор 4 нулевого кода. При этом триггер 6 возвращаетс  в исходное положеиие и закрываютс  схемы «И. Поскольку в счетчи:ке накапЛИваетс  число, соответствующее суммарным ошибкам преобразовател , необходимо разделить его на число измеренных .квантов Л что осуществл етс  делителем 12.

Эта операци  соответствует простому переносу зап той в счетч,ике, поскольку испытуемый преобразователь, как правило, выполн етс  в двоичном коде. Результат измерени  фиксируетс  в блоке 13 воспроизведени  в момент

по влени  сигнала с выхода д.ифференд.ирующей цепи 14.

П р е .д м е Т изобретени 

Устройство дл  контрол  преобразовател  угол-ч од, со.держащее генератор импульсов, подключенный к первому входу блока эталонных С) и входу привода равномерной

скорост.и, кинематически св занного с валом испытуемого преобразоватеиП , выходы -которого Через дешифратор нулевого ко.да соединены со счетным входом триггера и через блок сигналов смены кода с входом блока времен .ных инте.рвалов о.щибок, второй вход которого подключен к выходу |блока эталонных снгналов , соединенного вторым входом с первым выходом триггера, блок воспроизведени , отличающеес  тем, что, с целью .повыщен.и  его

точности .в работе, в него вве(Дены схемы «И, реверсивный счетчик, делитель кода и .диффереицирующа  цепь, причем первые входы схем «И подключены к генератору импульсов , вторые - :к первому выходу тригге1ра , третьи - соответственно к первому и второму в лходам бл.ока временных интервалов ощибо.к, а выходы - соответственно -к входам сложени  .и вычитани  .реверсивного счетчика, разр дные выходы .которого через

делитель -.кода соединены с блоком воспроиз .ведени , второй вход которого через диффереицирующую цепь подключен к второму выходу триггера.

.nG,4-itiie .bi

Реальные сигнала ф у