SU424149A1 - Устройство для управления повторениемкоманд - Google Patents

Description

1

Изобретение относитс  к вычислительной технике, в частности к вычислительным машинам , которые работают с оиеранда1ми переменной длины, запоминают результат операции на месте операнда и обладают способностью повторно выполн ть команду, во врем  выполнени  которой была обнаружена ошибка.

Известны устройства дл  управлени  повторением команд фор.мата типа «Пам ть-пам ть , не требующие буфера дл  операндов и обеспечивающие возврат в начало команды с соответствующей коррекцией ее исходных параметров. Основна  система, дл  которой предназначено подобное устройство, имеет блок управлени , арифметико-логическое обрабатывающее устройство дл  обработки операндов (АЛУ) и счетчик байтов операнда. Кроме этого, дл  обеспечени  повтора имеютс  счетчик дл  подсчета числа байтов, накопленных без ошибок; схема, подсоединенна  к устройству обнаружени  ощибок, дл  запрещени  работы счетчика байтов; схема, соединенна  с устройством обнаружени  ошибки, заставл юща  блок управлени  работать в режиме повтора при сигнале ощибки; устройство индикации изменени  начальных данных , позвол ющее блоку унравлени  перейти на последовательность новторного вынолнени , при котором выполнение текущей команды начинаетс  с номера байта, следующего за номером байта в счетчике правильно обработанных байтов.

Таким образом, в известном устройстве параллельно с рабочим счетчиком байтов работает специальный счетчик. В момент ошибки содержимое этого счетчика фиксируетс  и указывает, какое количество байтов было обработано правильпо. По ощибке блок управлени  начинает повтор возвратом в начало команды. При этом, если устройство индикации изменени  начальных данных до момента ошибки зафиксировало факт заииси на место операнда хот  бы одпого байта результата,

то начальные параметры команды корректируютс  на величину содерл-симого счетчика правильно обработанных байтов. Дл  этого после повторного извлечени  команды из основной пам ти на входные шины АЛУ принимаетс  содержимое счетчика правильно обработанных байтов, зафиксированное в момент ошибки. Затем это содержимое добавл етс  к иcпOv ннтeльным адресам обоих операндов . Оно же вычитаетс  из числа байтов

операнда, первоначально указанного в команде . Таким образом, новые исполнительные адреса операндов указывают теперь на первый необработанный из-за возникшей ошибки байт, а нова  длина операнда соответствует длине необработанных из-за ошибки частен операндов. Этнм обеспечнваетс  повтор непосредственно с точки ошибки. Повторение команды требует коррекции исходных нарамегров команды. Дл  обеснечени  этой нроцедуры необходима уном нута  аппаратура и некоторые возможности блока управлени , которые используютс  только в момент обнаружени  ошибки. Следовательно, известные устройства характеризуютс , во-первых, наличием большого количества редко функциоП11рую1цего оборудовани  (счетчик баГггов, работающий параллельно с основным, устройство индикации измсиени  начальных данных, аннаратура блока управлени , обеспечивающа  коррекцию начальных параметров команды дл  повтора); во-вторых, наличием св зей дл  приема содержимого счетчика правильно обработанных байтов в АЛУ, где нроисходит коррекци  команды дл  цовтора; в-третьих, нестереотинностью процедуры возврата но ошибке, что требует от устройства управлени  нри возврате анализа формата новтор емой команды и состо ни  устройства изменени  начальных данных. Целью изобретени   вл етс  сокращение оборудовани  устройства, обеспечивающего повторное выполнение команд обработки операндов неременной длины. Описываемое устройство отличаетс  тем, что оно содержит буферную пам ть, первый вход которой подключен к выходу счетчика байтов, второй вход - к выходу нервой схемы «И, триггер, выход которого соединен со вторым входом второй схемы «И, схему сравнени , нервый и второй входы которой соединены соответственно с выходами счетчика байтов и буферной пам ти, выход схемы сравнени  подключен ко второму выходу устройства и к первому входу триггера, второй вход которого соедипен с нервым входом устройства. При повторении команды обработка операнда начинаетс  с первого байта, но запись в пам ть результата обработки запрещаетс  триггером запрета до того момента, пока схе ма сравнени  не обнаружит совпадени  номера обрабатываемого байта в рабочем счетчике байтов операнда с сохраненным в буфере номером байта, нри обработке которого произошла ошибка. Па чертеже представлена схема устройства и основные функциональные блоки вычислительной машины, с которыми взаимодействует устройство и прин ты следующие обозначени : 1-центральный блок обработки; 2 - оперативна  пам ть; 3 - блок управлени ; 4 - счетчик байтов; 5 - блок обнаружени  ошибок; 6 - буферна  пам ть; 7 - схема сравнени ; 8 - триггер; 9 и 10 - схемы 11 -14 - выходы блока управлени ; 15 - адресные шины оперативной пам ти; 16 - шипы данных оперативной пам ти. Выполн ема  программа и ее исходные данные наход тс  в оперативной пам ти 2. По сигпалам блока управлепи  3 команды извлекаютс  из пам ти 2 и обрабатываютс  в центральном блоке 1 обработки. Дл  этого блок 1 выдает на адресные шины 15 оперативной пам ти адрес очередной команды, и в ответ на запрос чтени  с выхода 14 оперативна  пам ть выдает команду из шины 16 данных оперативной пам ти. Команда принимаетс  блоком 1 и начинает выполн тьс . Информаци  обрабатываетс  байт за байтом. При этом блок 1 выдает на шины 15 адреса операндов и получает по шипам 16 очередпые байты операпдов . Результат обработки выдаетс  на шины 16 и по запросу на запись данных с выхода 13 занисываетс  в пам ть 2 па место одного из операпдов. Если блок 5 обнаруживает ошибку, то на его выходе по вл етс  сигнал, под воздействием которого срабатывает схема «И 10. Сигнал па выходе этой схемы заставл ет прин ть содержимое рабочего счетчика байтов 4 в буферную пам ть 6, в результате запоминаетс  число безошибочно обработанных байтов . Затем блок 3 управлени  снимает с выхода 11 блока управлени  сигнал, разрешающий повтор, схема «И 10 запираетс , не разреша  тем самым изменени  содержимого буферной пам ти. Сигнал на выходе 12 блока управлени  устанавливает счетчик байтов 4 в ноль, а триггер 8 - в единицу. При этом запрещаетс  прохождение через схему «И 9 запроса в нам ть 2 на запись даппых, так как снимаетс  сигнал с нулевого выхода триггера 8. Процедура возврата блока обработки в нача .ю выполнени  команды может быть реализована любым известным способом, например так же, как и при обработке операндов других форматов. Блок 3 начинает повторное выполиепие комапды, в которой произошла ошибка, как обычную очередную команду с самого начала, обрабатыва  операпды с первого байта. По в качестве одного из операндов беретс  правильпо записанный результат предыдущей попытки выполнить команду. Этот результат занимает теперь место одного из онерандов. Очевидно, что получающийс  прп этом в блоке 1 результат будет неверным . По поскольку все обращени  к пам ти 2 на запись результата запрещены триггером этот неверный результат в пам ть записан не будет. Таким образом, во врем  повтора правильно обработанные байты вновь обрабатываютс  «вхолостую, и это продолжаетс  до тех пор, пока в процессе повтора пе будет достигнута точка ошибки. В этот момент содержимое счетчика байтов 4 совпадает с содержимым буферной пам ти 6. Схема сравнени  7 обнаруживает этот момент и выдает сигнал, который устапавлнвает в ноль триггер 8 и разрешает блоку 3 восстановить сигнал на выходе 11. Вновь по вл етс  разрешающий сигнал на нулевом выходе триггера 8, и схема «И 9 нропускает очередной запрос па запись в пам ть 2 результатов операции . С этого момента операци  выполн ет