SU424146A1 - Делитель частоты - Google Patents

Description

1

Предлагаемое изобретение относитс  к области вычислительной техники, а именно к ее разделу счетно-импульсных делителей.

Известны делители, состо щие из последовательно соединенных счетных триггеров с обратными св з ми, определ ющими коэффициент делени , например, (/ - k)-ro типа триггеров.

Недостатком. таких делителей  вл етс  низка  помехоустойчивость, выражающа с  в том, что люба  помеха, возникающа  на выходе их предыдущих пересчетных схем, гфоходит на вход последующих и приводит к сбою всего делител . Веро тность сбо  увеличиваетс  при увеличении длины проводников , соедин ющих вход и выход соседних пересчетных схем. Кроме того, у делителей, состо щих из последовательно соединенных синхронных пересчетных схем, счетные входы триггеров объединены в одну цепь,- котора , в зависимости от коэффициента делени , может быть достаточно длинной. Люба  номеха, возникша  в этой цепи, приводит к сбою делител .

Цель предлагаемого изобретени  заключаетс  в повыщении помехоустойчивости делител  частоты.

Эта цель достигаетс  тем, что раздельные входы триггеров каждой пересчетной схемы подключены ко входу инвертора этой схемы

и к выходу соответствующей схемы «И - ПЕ, один вход которой соединен с выходом предыдущей пересчетной схемы, а другой вход св зан со счетными входами ее трнггеров непосредственно, а с раздельными входами - через инвертор.

Схема одного из возможных вариантов реализации делител  приведена на чертеже. Делитель частоты может быть составлен из

любого числа пересчетных схем с любым коэффициентом делени . Рассмотрим случай, когда пересчетна  схема представл ет собой декаду 1, состо щую из некоторого числа определенным образом соединенных, например

(f-К)-го типа триггеров 2. Вход 3 каледой декады 1 подключен к объединенным (раздельным ) / и /С входам триггеров 2 непосредственно , а к счетным входам своих (/-Л)-го типа триггеров 2 - через инвертор 4. Декады 1 разделены схемой «И - НЕ 5, в.ходы которой св заны с выходом предыдущей декады 1 и со счетными входами /С-го тина триггеров 2.

Работает делитель частоты следующим образом .

В интервале между счетными импульса.ми, поступающими с инверторов 4. все (/-/С)-го типа триггеры 2 закрыты по / и /С входам 3 положительным сигналом, и люба  помеха,

не совпадающа  по знаку со счетными импульсами , не приводит к сбою декад 1. Каждый дес тый импульс с выхода декады 1 поступает одновременпо со счетным входным импульсом па входы схемы временного стробировапи , выиолиепиой на схеме «И - НЕ 5, и при их совпадении происходит передача света на следующую декаду 1. При несовпадении этих импульсов, что может быть при наличии импульсных помех, передача счета на следуюодую декаду 1 не происходит.

Таким образом, применение разв зывающего инвертора 4 и наличие временного стробировани  между декадами повышает помехозащищенность делител  частоты.

Предмет изобретени 

Делитель частоты, содержащий пересчетные схемы на счетных триггерах и инверторах и логические схемы «И - НЕ, отличающийс  тем, что, с целью повышени  номехоустойчивости, раздельные входы триггеров каждой пересчетной схемы нодключены ко входу инвертора этой схемы и к выходу соответствующей схемы «И - НЕ, один вход которой соединен с выходом предыдущей нересчетной схемы, а другой вход св зан со счетными входами ее триггеров непосредственпо , а с раздельными входами - через инвертор.

и

йш

iВы 

tiin j I.