SU420129A1 - COUNTER WITH PRESET - Google Patents

COUNTER WITH PRESET

Info

Publication number
SU420129A1
SU420129A1 SU1793590A SU1793590A SU420129A1 SU 420129 A1 SU420129 A1 SU 420129A1 SU 1793590 A SU1793590 A SU 1793590A SU 1793590 A SU1793590 A SU 1793590A SU 420129 A1 SU420129 A1 SU 420129A1
Authority
SU
USSR - Soviet Union
Prior art keywords
counter
input
decade
preset
circuit
Prior art date
Application number
SU1793590A
Other languages
Russian (ru)
Original Assignee
Г. Т. Евсеев
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Г. Т. Евсеев filed Critical Г. Т. Евсеев
Priority to SU1793590A priority Critical patent/SU420129A1/en
Application granted granted Critical
Publication of SU420129A1 publication Critical patent/SU420129A1/en

Links

Description

Изобретение относитс  к области радиоэлектроники и может быть использовано в автоматике , вычислительной и цифровой измерительной технике.The invention relates to the field of radio electronics and can be used in automation, computing and digital measurement technology.

Известны счетчики с предустанозкой на фазоимпульсных многоустойчивых элементах (ФИМЭ), содержащие счетчик на ФР1МЭ, устройство управлени  записью, поразр дные ключи записи, .многопозиционные переключатели и генератор чисел.There are counters with pre-installation on phase-pulse multi-stable elements (FIME), containing a counter on the FD1ME, a recording control device, bitwise write keys, multi-position switches and a number generator.

Однако известные счетчики имеют сложный генератор чисел, который используетс  кратковременио на этапе записи чисел в счетные разр ды.However, the known counters have a complex number generator, which is used for a short time at the stage of writing numbers into the countable bits.

С целью упрощени  и повышени  надежиости предлагаемый счетчик с предустановкой содержит дешифратор, подключенный к выходам младшей счетной декады, и узел предустановки , при этом выходы дешифратора соединены через миогопозициоииые переключатели с поразр дными ключами записи, подключенными к счетчику на фазоимпульсных элементах, первый вход младшей счетной декады подключен через первую схему «ИЛИ и схему «И к шине тактовых импульсов; установочные входы младшей счетной декады соединены через узел предустановки со вторы .м .многолозиционным переключателем, подключенным к устройству управлени  записи, с которым соединен и нулевой установочный In order to simplify and increase nadezhiosti proposed counter with preset comprises decoder connected to the outputs of younger counting decades, and pre-assembly, wherein the decoder outputs are connected via miogopozitsioiiye switches porazr dnymi recording key connected to a counter for positionally elements, a first input of younger counting decades connected via the first “OR” and “And” circuit to the clock pulse bus; The installation inputs of the lower counting decade are connected via a preset node with a second multi-position switch connected to the recording control device to which the zero setting is also connected.

вход .младшей счетной декады; второй вход первой схемы через схему за-п-рета подключен ко входу счетчика с предустаиовкой , второй выход младшей счетной декады через схему запрета и схему «ИЛИ, вторы.м входом соединенную с нулевым входо.м узла предустановки, соединен со входом счетчика на фазоимпульсных элементах, а вторые входы обеих схе.м запрета подключены к управл ющим входам поразр дных ключей записи .entry of the lower counting decade; The second input of the first circuit is connected to the input of the counter with presetting through the gateway scheme, the second output of the lower counting decade through the prohibition scheme and the scheme “OR, the second input connected to the zero input of the preset node, is connected to the input of the counter on the phase-pulse elements, and the second inputs of both prohibition schemes are connected to the control inputs of bitwise write keys.

На чертеже дай пре.1лагаемый счетчик.In the drawing, give the proposed counter.

Предлагаемый счетчик содержит вход / команды «запись, устройство 2 управлени  записью , ключи записи 3, схему совпадени  -/, схему запрета 5, младшую счетную декаду о. установочный нулевой вход 7 триггерной декады , вы.ход 8 генератора тактовых импульсов счетчика на ФИМЭ, счетчнк 9 на ФИМЭ, схемы «ИЛИ 10, дешифратор 11, лпюгопозиционные переключатели 12 н 13, узел 14 предустановки, вход /5 счетчика с предустановкой II вы.ход 16 счетчика с предустановкой.The proposed counter contains the input / record commands, the recording control device 2, the recording keys 3, the coincidence circuit - /, the prohibition circuit 5, the younger counting decade,. installation zero input 7 triggering decade, output 8 of the generator of the clock pulses of the counter at FIME, counter 9 at FIMA, OR 10 schemes, decoder 11, 12 position switch 13, preset node 14, input 5 of the counter with preset II you. move 16 counter with preset.

Устройство работает следующим образом.The device works as follows.

Команда «Запись подаетс  на вход / устройства управлени  записью, с выхода которого управл ющий сигнал (потенциал) открывает ключи записи 3 и схему совпаденш -t, а схе.мы запрета 5 закрывает. Иа другом выходе устройства управлени  записью формируетс  задержанный относительно переднего фронта управл ющего сигнала импульс сброса триггерной декады 6, поступающий на ее нулевой установочный вход 7. Следовательно, сброс триггерной декады 6 происходит после того, как схема запрета 5 закрыта, что исключает по вление лож«ых импульсов переноса с выхода триггерной декады 6 в момент установки ее в нулевое положение. С выхода 8 генератора тактовых импульсов счетч,нка 9 тактовые импульсы через открытую сх-ему совпадений 4 и схему «ИЛИ 10 поступают на счетный вход триггерной декады 6. В р.езультате чего на выходе дешифратора 11 формируютс  импульсы, соответствующие фаза чисел «9 - «О, которые через многопозиционные переключатели 12 и открытые ключи записи 3 используютс  дл  записи числа в счетчик 9. Предустановка числа в триггерную декаду5 осуществл етс  подачей в конце цикла записи , равного обычно дес ти периодам тактовых импульсов, установочного импульса с устройства управлени  записью на один из установочных входов триггерной декады 6 через многопозиционный переключатель 13 и узел 14 предустановки триггерной декады 6, который может быть выполнен в виде диодной матрицы или с помощью дополннтельных плат переключател  13. Установочный импульс с выхода устройства управлени  записью упреждает задний франт управл ющего сигнала. Следовательно, запись числа в триггерную декаду 6 происходит до того, как схема запрета 5 будет открыта , что исключает по вление ложных импульсов переноса с выхода триггерной декады 6 в момент записи числа. Переключатель 13 имеет соединени  в дополнительном коде до 10, а переключатели 12 - в дополнительном коде до 9. В этом случае при предустановке нул  в младшем разр де необходимо осуществить перенос единицы в следующий разр д, который в предлагаемом уст1роистве осуществл етс  подачей установочного импульса с устройства управлени  записью через нулевой контакт переключател  13 и через схему «ИЛИ 10 на вход счетчика 9. По о кончании цикла записи схема совпадений 4 закрываетс , а схемы запрета 5 открываютс . Входньге сигналы со, входа 15 предлагаемого устройства поступают через первую открытую схему запрета 5 и схему «ИЛИ 10 на вход триггерной декады 6. Р1мпульсы переноса с трнггерной декады 6 через вторую открытую схему 31апрета 5 и через схему«И Л И 10 поступают иа вход счетчика 9, импульс переполнени  счетчика с предустановкой поступает на его выход 16. Предмет изобретени  Счетчик с предустановкой, содержащий счетчик на фазоимпульсных элементах, устройство управлени  записи, соединенное с управл ющими входами поразр дных ключей записи, многопозиционные переключатели, младшую счетную декаду, схемы «ИЛИ, «Pi и запрета, отличающийс , тем, что, с целью упрощени  н повышени  надежности, он содержит дешифратор, подключенный li выхода м младшей счетной декады, н узел предустановки , при этом выходы дешифратора соединены через первые многопозиционные переключатели с поразр дными клЕочами записи , подключеннымн к счетчику на фазои- 1пульсных элементах, первый вход младшей счетной декады подключен через первую схему «ИЛИ и схему «И к шине тактовых импульсов; установочные входы младшей счетной декады соединены через узел предустановки со вторым многопозиционным переключателем , подключенным к устройству управлени  записи, с которым соединен н нулевой установочный вход младшей счетной декады; второй вход первой схемы «ИЛИ через схему запрета подключен ко входу счетчика с предустановкой, второй выход младшей счетной декады через схему запрета и схему «ИЛИ, вторым входом соединенную с нулевым входом узла нредустаиовки, соединен со входом счетчнка на фазоимпульсных элементах , а вторые входы обеих схем запрета подключены к управл ющим входам поразр дных ключей записи.The "Record" command is sent to the input / recording control device, from the output of which the control signal (potential) opens the recording keys 3 and the scheme is -t, and the inhibitor 5 closes. On the other output of the recording control device, a reset pulse of a triggering decade 6 is delayed relative to the leading edge of the control signal and arrives at its zero setting input 7. Consequently, the resetting of the triggering decade 6 occurs after the inhibit scheme 5 is closed, which eliminates the occurrence of false transfer pulses from the output of the trigger decade 6 at the time of setting it to the zero position. From the output 8 of the clock generator of the counting clock, the NKA 9 clock pulses through the open coincidence c-circuit 4 and the OR 10 circuit arrive at the counting input of the trigger decade 6. As a result, pulses are generated at the output of the decoder 11, the corresponding phase of the numbers "9 - "O, which, through the multi-position switches 12 and the public keys of the record 3, are used to write the number to the counter 9. The presetting of the number to the triggering decade 5 is made by setting, at the end of the recording cycle, usually equal to ten cycles of clock pulses, the setting pulse from the recording control device to one of the installation inputs of trigger decade 6 via a multi-position switch 13 and trigger preset node 14 6, which can be made in the form of a diode array or using add-on cards of the switch 13. Preset pulse from the output of the recording control device anticipates the back dandy control signal. Consequently, the recording of the number in the triggering decade 6 occurs before the prohibition scheme 5 is opened, which eliminates the appearance of spurious transfer pulses from the output of the triggering decade 6 at the moment of recording the number. Switch 13 has connections in the additional code up to 10, and switches 12 in the additional code up to 9. In this case, when presetting zero in the least significant bit, it is necessary to transfer the unit to the next bit, which in the proposed device is supplied by a setting pulse from the device recording control through the zero contact of the switch 13 and through the OR 10 circuit to the input of the counter 9. As soon as the write cycle has ended, the coincidence circuit 4 is closed, and the prohibition schemes 5 are opened. The input signals from, the input 15 of the proposed device are received through the first open prohibition scheme 5 and the scheme “OR 10 to the input of the triggering decade 6. P1 transfer pulses from the TRINGER decade 6 through the second open scheme 31apreta 5 and through the scheme“ I LI 10 enter the counter input 9, a counter overflow pulse with a preset is supplied to its output 16. Subject of the invention A preset counter containing a counter on pulse-phase elements, a recording control device connected to the control inputs of the write different bits, Position switches, low counting decade, OR, Pi, and prohibition schemes, characterized in that, in order to simplify and increase reliability, it contains a decoder, connected li to the lower counting decade, and a preset node, while the decoder outputs are connected through the first multi-position switches with each write key connected to the counter on the phase and 1-pulse elements, the first input of the lower counting decade is connected via the first OR circuit and the clock pulse bus; The installation inputs of the lower counting decade are connected via a preset node to the second multi-position switch connected to the recording control device, to which the zero setting input of the lower counting decade is connected; The second input of the first OR circuit is connected to the input of the counter with a preset through the inhibiting circuit, the second output of the lower counting decade is connected via the prohibition circuit and the OR circuit connected to the zero input of the nedustaviovka node by the second input, and the second inputs of the counting elements inhibit circuits are connected to the control inputs of the bitwise write keys.

////

SU1793590A 1972-05-30 1972-05-30 COUNTER WITH PRESET SU420129A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1793590A SU420129A1 (en) 1972-05-30 1972-05-30 COUNTER WITH PRESET

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1793590A SU420129A1 (en) 1972-05-30 1972-05-30 COUNTER WITH PRESET

Publications (1)

Publication Number Publication Date
SU420129A1 true SU420129A1 (en) 1974-03-15

Family

ID=20516933

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1793590A SU420129A1 (en) 1972-05-30 1972-05-30 COUNTER WITH PRESET

Country Status (1)

Country Link
SU (1) SU420129A1 (en)

Similar Documents

Publication Publication Date Title
SU420129A1 (en) COUNTER WITH PRESET
RU1784963C (en) Code translator from gray to parallel binary one
SU402900A1 (en) DEVICE FOR RECEIVING DISCRETE SIGNALS
SU400036A1 (en)
SU1096651A1 (en) Device for detecting errors in parallel n-unit code
SU364112A1 (en) ACCOUNT DEVELOPMENT PRESERVING INFORMATION DURING POWER SUPPLY
SU1640697A1 (en) Command execution time controller
SU1112570A1 (en) Reversible counting
SU922706A2 (en) Timer
SU1151945A1 (en) Information input device
SU1499464A1 (en) Selector of pulse sequences
SU514411A1 (en) Stepper motor control device
SU525249A1 (en) Multi-decade decade counter
SU1378052A1 (en) Device for checking counter operability
SU982093A1 (en) Storage
RU2006926C1 (en) Device for analog data input in digital computer
SU1196849A1 (en) Device for sorting information
SU1156057A1 (en) Translator of n-bit binary code to p-bit code
SU767753A1 (en) Number comparator
SU373885A1 (en) COUNTER OF PULSES ON POTENTIAL ELEMENTS
SU1174919A1 (en) Device for comparing numbers
SU447711A1 (en) Device for decoding a pulse code
SU1401593A2 (en) Touchless switch
SU505975A1 (en) Device for protecting digital devices of the decadal-tracking equilibration from overflow
SU1042007A1 (en) Data input device