SU411644A1

SU411644A1 -

Info

Publication number: SU411644A1
Application number: SU1742242A
Authority: SU
Priority date: 1972-02-07
Filing date: 1972-02-07
Publication date: 1974-01-15

Description

1

Изобретение относитс к классу транзисторных логических схем со св занными эмиттерами , которые вл ютс основной элементной базой дл построени ЭВМ высокого и сверхвысокого быстродействи и технологически выполн ютс в виде гибридных или полупроводниковых интегральных схем (ИС).

Известны логические элементы, содержащие переключатель тока на транзисторах, коллекторы которых соединены с базами транзисторов выходных эмиттерных повторителей, подключенных эмиттерами соответственно к шинам пр мого и инверсного выходного сигнала, два транзистора смещени но схеме с общим коллектором , два дополнительных транзистора.

Предлагаемое устройство отличаетс от известных тем, что в нем первый и второй дополнительные транзисторы, включенные по схеме с общим коллектором, подключены коллекторами соответственно к щинам пр мого и инверсного выходного сигнала, а базами - соответственно к эмиттерам первого и второго транзисторов смещени , соединенных базами соответственно с шинами инверсного и пр мого выходного сигнала, в результате чего уменьшаетс рассеиваема мощность выходных эмиттерных повторителей.

На фиг. 1 представлена схема предлагаемого логического элемента; на фиг. 2 - схема

одного из вариантов предлагаемого

логического элемента.

Логический элемент (фиг. 1) содержит переключатель тока на транзисторах 1 и 2 и резисторах 3, 4 и 5, выходные эмиттерные повторители (ЭП) на транзисторах 6 и 7, транзисторы смещени 8 и 9 по схеме с общим коллектором, резисторы 10 и 11, дополнительные транзисторы 12 и 13, которые вместе с резисторами 14 и 15 представл ют собой управл емые генераторы тока.

Устройство работает следующим образом.

На входе I расположен верхний уровень сигнала. Ток, задаваемый резистором 5, протекает по инверсному плечу переключател тока через резистор 3 и транзистор 1, создава падение напр жени на резисторе 5.

Транзистор 2 закрыт, на резисторе 4 - падение напр жени от базового тока транзистора 7. Из транзистора 7 в нагрузочный резистор 16 течет ток, кроме того, небольшой ток течет в транзистор 13. Верхний уровень с выхода I

(пр мой выход) через транзистор 8 передаетс на базу транзистора 12, коллекторный ток которого определ етс выбором резистора 14. Нижний уровень сигнала с выхода И (инверсный выход) через транзистор 9 передаетс в базу транзистора 13.

3

При подаче на вход нижнего уровн напр жени ситуаци мен етс на обратную.

Цепи управлени дополнительных транзисторов (фиг. 2) разв заны от выходных шин схемы, в результате ухудшение выходного фронта сигнала от нагрузочных емкостей не вли ет на врем включени дополнительных транзисторов, а ток переключател тока задаетс посто нным специальным генератором тока.

Предмет изобретени

Логический элемент, содержащий переключатель тока на транзисторах, коллекторы которых соединены с базами транзисторов выходных эмиттерных повторителей, подключенных эмиттерами соответственно к шинам пр мого и инверсного выходного сигнала, два транзистора смеш.ени по схеме с обш,им коллектором , два дополнительных транзистора, отличаюш;ийс тем, что, с целью умень шени рассеиваемой мощности выходных эмиттерных повторителей, в нем первый и- второй дополнительные транзисторы, включенные по схеме с общим коллектором, подключены коллекторами соответственно к шинам пр мого и инверсного выходного сигнала, а базами - соответственно к эмиттерам первого и второго транзисторов смещени , соединенных базами соответственно с шинами инверсного и пр мого выходного сигнала.