SU407302A1

SU407302A1 - Преобразователь последовательного кода в параллельный

Info

Publication number: SU407302A1
Application number: SU1733179A
Authority: SU
Inventors: Е. А. Братальский В. М. Златников Б. Л. Золотаревский Е. Г. Катковска О. Е. Бабушкин
Priority date: 1972-01-04
Filing date: 1972-01-04
Publication date: 1973-11-21

Description

Изобретение относитс к оиластл авто.матики н вычислительной те.хники и предназначено дл преобразовани последовательны.х двоичных кодов в параллельные.

Известны преобразователи последовательного кода в параллельный, содержащие регистр сдвига, генератор тактовых импульсов и блок формировани сигиала «конец кодовой комбинации, вход которого соединен с выходом генератора тактовых импульсов, дешифратор , коммутатор, триггер режима, триггер выбора комбииации, счетный триггер и элемент задержки.

Предложеииый преобразователь отличаетс тем, что выход блока формировани сигнала «коиец кодовой комбииации соединен с унравл ющнм входом счетного триггера и через элемент задержки - со входами триггера режима и триггера выбора комбииации, выход которого соединен со входами счетного триггера и дешифратора; выход триггера режима соединен с управл ющими входами коммутатора и дешифратора, счетиый вход счетного триггера соединеи с выходом генератора тактовых импульсов, выход счетного триггера через коммутатор соедииеи со входом регистра сдвига, выход которого соединеи со входом дешнфратора.

Это позвол ет расширить область применени устройства за счет возможности контрол его работоспособиостн и исиользованн его, таким образом, в системах с повышенными требовани ми к надежности фуикциоиировани .

Схема устройства изображена иа чертеже. Устройство содержит дешифратор / (дл дешифрации коитрольных состо иий устройства ), регистр сдвига 2, коммутатор 3 со входом 4 дл подачи входной информации, триггер режима 5 со входом 6 дл подачи сигнала «начало сообщени , триггер 7 выбора комбинации , счетный триггер 8 со счетны.м входом 9, генератор 10 тактовых импульсов, блок // формировани сигиала «конец кодовой комбинации, элемент задержки 12 и контрольный выход 13.

Коммутатор 3 коммутирует информационный вход регистра сдвига 2 либо на вход 4, через который на устройство передаетс нреобразуемый последовательный код, либо на выход счетного триггера 6, в зависимости от состо ни триггера режима 5.

Устройство работает следующим образом. При лодаче сигиала «начало сообщени

на вход 6 триггера 5 коммутатор 3 переключаетс иа прием кодовой комбинации со входа 4, и информаци пропускаетс на вход регистра сдвига 2. Импульсы входиой ииформации запоминаютс в регистре сдвига при помои1 ,и нмиульсов генератора 10 тактовых им

пульсов. По окончании входной ннформакин блок // формировани сигнала «конец кодовой комбинации выдает сигнал, по которому иа выходах регистра 2 по вл етс информаци в иараллельной форме.

Дешифратор I ири этом не работает, так как он закрыт сигналом от триггера 5. Сигнал «конец кодовой комбинации с блока Ы поступает также на триггер 8 и элемент задержки 12. По этому сигналу состо ние триггера 7 переписываетс в триггер 8. Импульс с выхода элемента задержки 12 перебрасывает триггер 7 в протнвоположпое состо ние и устанавливает триггер 5 так, что импульсы с триггера 8 передаютс через коммутатор 3 на вход регистра 2.

Контрольна кодова посылка на выходе триггера 8 имеет вид либо «010101..., либо «101010..., что определ етс состо нием триггера 7 перед началом формировани контрольной кодовой посылки.

Дешифратор / настроен на прием той или другой контрольной кодовой посылки в зависимости от сигнала состо ни триггера 7, и при по влении в режиме контрол на выходе регистра 2 комбинации сигналов, отличной от контрольной, выдает сигнал неисправности устройства на выход 13 по сигналу с блока

формировани сигнала «конец кодовой комбинации .

П р е д м е т изобретени

Преобразователь последовательного кода в параллельный, содержаш,ий регистр сдвига, входы которого соединены с выходами генератора тактовых импульсов и блока формировани сигнала «конец кодовой комбинации, вход которого соединен с выходом генератора тактовых импульсов, дешифратор, коммутатор , триггер режима, триггер выбора комбинации , счетный триггер и элемент задержки, отличающийс тем, что, с целью расширени области применени , выход блока формировани сигнала «конец кодовой комбннацин соединен с управл ющим входом счетного триггера и через элемент задержки - со входами 0 триггера режима и триггера выбора комбииации , выход которого соединен со входами счетного триггера и дешифратора, выход триггера режима соединен с управл ющими входами коммутатора и дешифратора, счетный вход счетного триггера соединен с выходом генератора тактовых импульсов, выход счетного триггера через коммутатор соединен со входом регнстра сдвнга, выход которого соединен со входом дешифратора.