SU1462493A1 - Устройство дл контрол последовательности сигналов - Google Patents

Abstract

Изобретение относитс  к вычис- тительной технике и может,быть использовано дл  контрол  интерфейсных последовательностей сигналов. Изобретение позвол ет контролировать последовательность сигналов как во врем  тактовой частоты, так и во врем  пауз между ними, что позвол ет повысить достоверность контрол . Устройство дл  контрол  последовательности сигналов содержит шифратор 1, элементы НЕ 2 и 10, элемент ИЛИ 3, блок 4 контрол  четности и нечетности , элемент И 5, счетчик 6 импульсов, триггер 7, элемент два- два И-ИЛИ 8, элемент 9 сравнени , регистр 11, формирователь 12 импульсов , содержащий элементы НЕ, элементы И, элемент задержки и элемент ИЛИ, 1 э.п. ф-лы, 3 ил.

Description

Фиг./

Изобрйтенне относитс  к вычислительной технике и может быть использовано дл  контрол  интерфейсных последовательностей ,

Целью изобретени   вл етс  повышение достоверности контрол  сигналов .

На фиг. I представлена функциональна  схема устройства; на фиг.2- функциональна  схема формировател  ИМПУЛЬСОВ} на фиг. 3 - временные диаграммы, по сн ющие; работу формировател  И 1ПУЛЬСОВ .

Устройство содержит шифратор i , первый элемент 2 НЕ, элемент 3 ИЛИ, блок 4 контрол  четности и нечетности , элемент 5И, счетчик 6 импульсов , триггер 7, элемент 8 два-два И-ИЛИ, элемент 9 сравнени , второй элемент 10 НЕ, регистр 1, формирователь 12 импульсов.

На фиг. 1 позици ми 13-17 обозначены соответственно информационный, тактовый, управл ющий, обнул ющий и синхровходы устройства, позицией 18 - выход устройства.

Формирователь 12 импульсов содержит первый элемент 19 НЕ, первый элемент 20 И, элемент 21 задержки, второй элемент 22 И, второй элемент 23 НЕ и элемент 24 ИЛИ,

На фиг, 3 соответствующими индексами обозначены: а тактовые импульсы б - сигнал на выходе элемента 21 задержки; в - сигнал на выходе формировател  12.

Устройство работает следующим образом .

Перед началом работы устройство устанавливаетс  в исходное состо ние по входу 16, Перед началом формировани  контролируемой последовательности сигналов на yпpaвлшoщ й вход 15 подаетс  код операции, который записываетс  в регистр 11 и поступает в шифратор 1 , где преоб- разовьшаетс  в число, равное удвоенному числу суммы по модулю дйа, рав- них единице, полученных за врем  выполнени  контролируемой последовательности . Блок 4 контрол  посто нно , в течение времени выполнени  всей контролируемой последовательности сигналов, осуществл ет сложение по модулю два всех сш налов, присутствующих на его входах и выдает сигнал на элемент 5И, на другой вход которого дважды за такт посту0

5

0

5

0

5

0

5

0

пают сигналы с формировател  12, р результате чего при наличии единичного сигнала на выходе блока 4 контрол  счетчик 6 за один такт подсчитывает два импульса. Причем первый импульс счета формируетс  во врем  импульса тактовой частоты, а второй - во врем  паузы между импульсами тактовой частоты. При правильной контролируемой последовательности сигналов на входах блока 4 контрол  в момент окончани  контролируемой последовательности сигналов значени  состо ни  счетчика 6 совпадает со значением на выходе шифратора 12 и на выходе равенства элемента 9 сравнени  при поступлении сигнала синхронизации сформируетс  единичный уровень, который проход  через элементы 3 ИЛИ и 2 ЕЕ поступает соответствующим образом на обнул ющие входы регистра 11 и счетчика 6 и устанавливает их в исходное состо ние , при этом на выходе элемента 8 два-два И-ИЛИ будет удерживатьс  сигнал нулРвого уровн  - переключение триггера 7 не произойдет.

В случае несравнени  состо ни  счетчика 6 со значением на выходе шифратора 1 при поступлении сигнала синхронизации на выходе элемента 8 два-два И-ИЛИ сформируетс  сигнал единичного уровн , который переключит триггер 7 и на выходе 18 устройства сформируетс  сигнал неисправности .

Формирователь I2 формирует импульсы разрешени  опроса двазвды за такт синхронизации контролируемой последовательности сигналов. Причем его выходные сигналы синхронны и синфазны с тактовой последователь- нчзстью, поступающей на вход IA. При изменении частоты на входе 14 в определенных пределах, при поступлении контролируемых сигналов, поступающих ка вход 13 и тактовой частоты пачками с промежутками между пачками произвольной длины, формирователь 2 автоматически вырабатывает необходимую синхропоследователь- ность импульсов, разрешающих опрос блока 4 контрол .

Ф о

мула изобретени 

. Устройство дл  контрол  последовательности сигналов, содержащее шифратор, первый элемент НЕ, элемент ИЛИ, блок контрол  четности и нечетности, выход которого соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика импульсов, триггер, выход которого  вл етс  выходом устройства входы блока контрол  четности и нечетности  вл ютс  информационными входами устройства, отличаю- щ е е с   тем, что, с целью повышени  достоверности контрол  сигналов , в устройство введены элемент два-два И-ИЛИ, элемент сравнени , второй элемент НЕ, регистр и форми- рователь импульсов, выход которого соединен с вторым входом элемента И, выход регистра соединен с входом шифратора , выход которого соединен с первым входом элемента сравнени , первый, второй и третий выходы которого соединены соответственно с первым и вторым входами элемента два- два И-ИЛИ и с первым входом элемен,- та ИЛИ, выход которого соединен не- посредственно с входом обнулени  счечика импульсов и через первый элемент НЕ - с входом обнулени  регистра , выход сче,тчика импульсов соединен с вторым входом элемента срав- нени , выход второго элемента НЕ соединен с вторым входом элемента ИЛИ

выход элемента два-два И-ИЛИ соединен с входом установки триггера, вхо формировател  импульсов  вл етс  тактовым входом устройства,, информационный вход регистра  вл етс  заправл ющим входом устройства, вход второго элемента НЕ и вход обнулени  триггера объединены и  вл ютс  входом обнулени  устройства, третий вход элемента сравнени  объединен - с третьим и с четвертым входами элемента два-два И-ИЛИ и  вл етс  син- хровходом устройства.

2, Устройство по п. 1,отл-И- чающеес  тем, что формирователь и myльcoв содержит первый элемент НЕ, выход которого соединен непосредственно с первым входом первого элемента И и через элемент задержки - с первым входом второго элемента И и с входом второго элемента НЕ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, вькод второго элемента И соединен с вторым входом элемента ИЛИ, выход которого  вл етс  выходом формировател , второй вход второго элемента И объединен с входом первого элемента НЕ и  вл етс  входом формировател .

23

Т

«-

А. Долииич

gjUTJ-LTL JlJT-TLrLTLrb

-пплллпппппа

Q&i/e.J

Составитель Б. Ходов Техред М.Ходанич

Г2

20

2it

фиг. 2

Корректор Н. Король

Claims (2)

Формула изобретения

1 . Устройство для контроля последовательности сигналов, содержащее шифратор, первый элемент НЕ, эле мент ИЛИ, блок контроля четности»и нечетности, выход которого соединен > с первым входом элемента И, выход которого соединен со счетным входом § счетчика импульсов, триггер, выход которого является выходом устройства, входы блока контроля четности и нечетности являются информационными входами устройства, отличаю- 10 Щ е е с я тем, что, с целью повышения достоверности контроля сигналов, в устройство введены элемент два-два И-ИЛИ, элемент сравнения, второй элемент НЕ, регистр и форми- 15 рователь импульсов, выход которого соединен с вторым входом элемента И, выход регистра соединен с входом шифратора, выход которого соединен с первым входом элемента сравнения, 20 первый, второй и третий выходы которого соединены соответственно с первым и вторым входами элемента двадва И-ИЛИ и с первым входом элемента ИЛИ, выход которого соединен не- ^5 посредственно с входом обнуления счетчика импульсов и через первый элемент НЕ - с входом обнуления регистра, выход счетчика импульсов соединен с вторым входом элемента срав- 30 нения, выход второго элемента НЕ соединен с вторым входом элемента ИЛИ, выход элемента два-два И-ИЛИ соединен с входом установки триггера, вход формирователя импульсов является тактовым входом устройства,, информационный вход регистра является управляющим входом устройства, вход второго элемента НЕ и вход обнуления триггера объединены и являются входом обнуления устройства, третий вход элемента сравнения объединен с третьим и с четвертым входами элемента два-два И-ИЛИ и является синхровходом устройства.

2. Устройство поп. ^отличающееся тем, что формирователь импульсов содержит первый элемент НЕ, выход которого соединен непосредственно с первым входом первого элемента И и через элемент задержки - с первым входом второго элемента И и с входом второго элемента НЕ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с первым входом элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход которого является выходом формирователя, второй вход второго элемента И объединен с входом первого элемента НЕ и является входом формирователя.

фиг. 2

JTjVlJl_rLrL· -лплпппппгт фиг. 3