SU394944A1 - RING COUNTER - Google Patents
RING COUNTERInfo
- Publication number
- SU394944A1 SU394944A1 SU1619573A SU1619573A SU394944A1 SU 394944 A1 SU394944 A1 SU 394944A1 SU 1619573 A SU1619573 A SU 1619573A SU 1619573 A SU1619573 A SU 1619573A SU 394944 A1 SU394944 A1 SU 394944A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- fta
- register
- output
- triggered
- ftn
- Prior art date
Links
Landscapes
- Shift Register Type Memory (AREA)
Description
Изобретение относитс к автоматике п вычислительной технике и может быть использовано при построении различных устройств переработки дискретной информации.The invention relates to automation and computer technology and can be used in the construction of various devices for processing discrete information.
Известны кольцевые счетчики, содержащие два двухтактных регистра сдвига па ферротранзи-сторных чейках (ФТЯ), имеющих соответственно п н т чеек в каждом регистре и включенных последовательно. Оии ха .ра1КТврИЗуК ТСЯ ТруДИОСТЬЮ получени МИОГНХ Ring counters are known that contain two push-pull shift registers on ferro-transzi-stori cells (FTA), which have, respectively, nn cell cells in each register and are connected in series. Oii ha .ra1KtVRIZUK С sTa by the tediousness of getting the ogog
коэффициеитов .пересчета, в частности коэффициентоов лересчета, равных простым числам .recalculation coefficients, in particular, coefficients of a lereshet equal to prime numbers.
Целью изобретени вл етс расширение области применени кольцевых счетчиков на ФТЯ.The aim of the invention is to expand the scope of application of ring counters on PTF.
На чертеже представлена блок-схема предложенного кольцевого счетчика.The drawing shows a block diagram of the proposed ring counter.
Счетчик содержит два двухтактных регистра Сдвига на ФТЯ, имеющих соответственпо п и m чеек в каждом регистре. Коэффициент пересчета счетчика вычисл етс по формулеThe counter contains two two-stroke shift registers on PTF, having respectively n and m cells in each register. The conversion factor for the counter is calculated by the formula
N т (п-1) + 1,N t (n-1) + 1,
где п - коэффициент пересчета первого регистра , т - коэффициент пересчета второго регистра. Выход ФТЯ / соединен с обмоткой записи «1 ФТЯ 2, выход которой соединен с обмоткой записи ФТЯ 5 и т. д. ФТЯ 1 - ФТЯ п включительно образуют первый ре2where n is the conversion factor of the first register, t is the conversion factor of the second register. The output of FTA / is connected to the recording winding “1 FTA 2, the output of which is connected to the recording winding FTA 5, etc.
гистр. Второй регистр включает в себ ФТЯ с номерами (п + I) - ( -Ь т). Выход ФТЯ (/1 + 1) соединен с обмоткой записи ФТЯ ( + 2), выход которой соединен с обмоткой записи ФТЯ ( + 3) и т. д. Выход ФТЯ ( -г т) соединен с обмоткой записи ФТЯ 1 и ( + 1). Кроме того, выходы ФТЯ ( + 2), ( + 4), ( + 6) и далее до ( + т - 2) объединены и поданы на обмотку записи ФТЯ.З. Обмотки считывани ФТЯ (л + 2), ( -f 4) и далее до ( + т), соединенные пос тедовательно , образуют счетный вход второго регистра . Обмотки считывани ФТЯ ( + 1), ( + 3), ( + 5) и далее до (п + т - ) и обмотки считывани ФТЯ J, 3, 5(п.- 1) соединены последовательно и образуют счетный вход схемы (счетчика). Вспомогательный такт t в подключен к обмоткам считывани ФТЯ 2, 4 и далее до . Выходом счетчика вл етс выход первой ФТЯ.gistr. The second register includes the FTA with numbers (n + I) - (- t). The output of the FTN (/ 1 + 1) is connected to the recording winding FTN (+ 2), the output of which is connected to the recording winding FTN (+ 3), etc. The output of the FTN (-g) is connected to the recording winding FTN 1 and (+ one). In addition, the outputs of the FTA (+ 2), (+ 4), (+ 6) and further to (+ t - 2) are combined and fed to the recording winding of the FTA. W. The windings of reading of the FTN (l + 2), (–f 4) and further up to (+ t), connected in series, form the counting input of the second register. The windings of the FTN readout (+ 1), (+ 3), (+ 5) and further up to (n + t -) and the FTN read out windings J, 3, 5 (paragraph-1) are connected in series and form the counting input of the circuit (counter ). Auxiliary time t t is connected to the windings of the readout of FLN 2, 4 and further up. The output of the counter is the output of the first PTF.
Предложепный кольцевой счетчик работает следующим образом. Первоначально «I записана в ФТЯ /ив ФТЯ ( + 2). По первому имиульсу, поданному на счетный вход схемы, срабатывает ФТЯ ). На выходе схемы по вл етс импульс, и «1 переписываетс в ФТЯ 2. По такту в «1 записываетс в ФТЯ 3. По второму импульсу па счетном входе счетчика «1 переписываетх; в ФТЯ 4 в по ближайщему вспомогательному такту «1The proposed ring counter operates as follows. Initially, "I recorded in FTH / wF FTA (+ 2). According to the first imiulus filed to the counting input of the circuit, the PTF is triggered. At the output of the circuit, an impulse appears, and "1 is rewritten into FTA 2. By a beat in" 1 is written into FTA 3. By the second pulse on the counting input of the counter "1 rewrites; in FTNJA 4 in the nearest auxiliary tact "1
записываетс в ФТЯ5ит.д. По1сле1с,ра1батывани ФТЯ (п-1) «1.за1П сы1вает1СЯ1вФТЯ п.При орабатываии.н покопомогательнаму.такту ФТЯ п н.а ее выходе по шл етс имиульс, который поступает на счетный вход второго регистра , срабатывает ФТЯ (п + 2), и «1 записываетс ;в ФТЯ (п + 3) и 5. При подаче следующего импульса на .вход схемы срабатывает ФТЯ (п + 3) и 3, и «1 записываетс в ФТЯ (п + 4) и 4. Следующий раз второй регистр -срабатывает тогда, когда на выходе ФТЯ п по вл етс имлульс. Во врем следующего вопомогателвного такта срабатывает ФТЯ 4, и «1 записываетс в ФТЯ 5 и т. д. При следующем орабатывании ФТЯ п импульс , поступивший на вход второго регистра, считывает «1 из ФТЯ (п + 4) в ФТЯ (п + 5), одновременно «1 заотисыв-аетс в ФТЯ 3. При подаче следующего импульса на вход схемы срабатывают ФТЯ (п + 5) и 3.is recorded in FTTH 5d. After 1FlA, working with FTA (p-1) "1. for 1P is 1CF1 of pF at p. When processing, pomogatelmamu.tfu FFN pn. Its output is sent to the second register, it is triggered by FF (n + 2) , and "1 is recorded; in the FTA (n + 3) and 5. When the next pulse is applied to the input of the circuit, the FTA (n + 3) and 3 is triggered, and" 1 is recorded in the FTA (n + 4) and 4. Next time The second register is triggered when an impulse appears at the output of the PTA. During the next clock cycle, the FTA 4 is triggered, and "1 is recorded in the FTA 5, etc.". At the next processing of the FTA, the n pulse received at the input of the second register reads "1 of the FTA (n + 4) in the FF (n + 5 ), at the same time “1 zatisyva-tsya in the FTA 3. When the next pulse is applied to the input of the circuit, the FTA (n + 5) and 3 are triggered.
Таким образом, «1 продвигаетс во втором регистре при срабатывании ФТЯ п.Thus, " 1 is advanced in the second register when the PTF n is triggered.
Следующий импульс на выходе схемы по вл етс тогда, когда срабатывает перва ФТЯ. «1 записываетс в первую ФТЯ после срабатывани ФТЯ (« + т). При подаче следующего импульса на вход схемы на выходе по вл етс импульс.The next pulse at the output of the circuit appears when the first PSN is triggered. "1 is written to the first FTA after the FTA has triggered (" + t). When the next pulse is fed to the input of the circuit, a pulse appears at the output.
Предмет изобретени Subject invention
Кольцевой Счетчик, содержащий два двухтактных регистра сдвига на ферротранзисторных чейках, имеющих соответственно питRing Counter, containing two two-stroke shift registers on ferro-transistor cells, having respectively
чеек в каждом регистре, отличающийс тем, что, с целью расширени области применени , выходы чеек 2, 4.., (т - 2) второго регистра сдвига подключены к обмотке записи чейки 3 первого регистра сдвига, а выход чейки т второго регистра сдвига подключен к обмоткам записи чеек / обоих регистров сдвига.cells in each register, characterized in that, in order to expand the field of application, the outputs of cells 2, 4 .., (t - 2) of the second shift register are connected to the write winding of cell 3 of the first shift register, and the output of cell T of the second shift register is connected to write cell windings / both shift registers.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1619573A SU394944A1 (en) | 1971-01-19 | 1971-01-19 | RING COUNTER |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1619573A SU394944A1 (en) | 1971-01-19 | 1971-01-19 | RING COUNTER |
Publications (1)
Publication Number | Publication Date |
---|---|
SU394944A1 true SU394944A1 (en) | 1973-08-22 |
Family
ID=20465424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1619573A SU394944A1 (en) | 1971-01-19 | 1971-01-19 | RING COUNTER |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU394944A1 (en) |
-
1971
- 1971-01-19 SU SU1619573A patent/SU394944A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU394944A1 (en) | RING COUNTER | |
KR920007187A (en) | Semiconductor memory | |
SU822298A1 (en) | Device for monitoring fixed storage unit | |
SU517166A1 (en) | -Rich counter on ferrite transistor cells | |
SU1317431A1 (en) | Dividing device | |
SU151880A1 (en) | CASCADE COUNTER | |
SU1277188A1 (en) | Device for digital magnetic recording | |
SU1181154A1 (en) | Ternary coder | |
SU1575237A1 (en) | Buffer memory | |
SU864577A1 (en) | T flip-flop | |
SU743028A1 (en) | Buffer memory | |
SU459800A1 (en) | Memory device | |
SU1249583A1 (en) | Buffer storage | |
SU663113A1 (en) | Binary counter | |
SU320063A1 (en) | LIBRARY. E. Bobrov | |
SU1394239A1 (en) | Logical storage device | |
SU1383444A1 (en) | Asynchronous sequential register | |
SU511627A1 (en) | Block reading information from the drive | |
SU1645953A1 (en) | Device for logarithm calculation | |
SU367456A1 (en) | STORAGE DEVICE WITH AN ARBITRARY SIMULTANEOUS SAMPLE OF A VARIABLE MASSIF | |
SU720507A1 (en) | Buffer memory | |
SU765881A1 (en) | Analogue storage | |
SU245453A1 (en) | REVERSE SHIFT REGISTER | |
SU999066A1 (en) | Data match control device | |
SU1259337A1 (en) | Asynchronous shift register |