SU377780A1 - УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ АДРЕСА ПОПРАВКИ - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано при построении надежных ЦВМ, функционирующих в системе вычетов.

Известны устройства дл  определени  адреса поправки корректора, функционирующего в системе вычетов, содержащее преобразователь из системы вычетов в позиционную систему со сменным набором оснований (ПСС), узел сверки и схему сравнени . Шины информационных вычетов корректирующего кода подключены к входам преобразовател , выходы которого св заны с входами схемы свертки . Выходы схемы свертки подключены к суммирующим входам схемы сравнени , на вычитающие входы которой поданы щины контрольных вычетов корректирующего кода. Выход схемы сравнени   вл етс  выходом устройства определени  адреса поправки.

В известном устройстве вводитс  информационна  избыточность, характеризуема  соотнощением:

P йf J 2Pn-lP„,(1)

гдеPk - произведение всех контрольных модулей;

Phj - значение /-го контрольного модул ;

q - количество контрольных модулей;

Рп-1-Рп - произведение двух наибольщих информационных модулей .

Така  избыточность позвол ет по результату , получаемому на выходе схемы сравнени , однозначно определить адрес поправки. Однако это приводит к больщим затратам избыточного оборудовани , вводимого в цел х коррекции .

Попытка уменьшить информационную избыточность корректирующего кода и соответствующую избыточность оборудовани  ЦВМ, предназначенного дл  хранени  и обработки контрольных вычетов, приводит к по влению ошибок, оказывающихс  неразличимыми по результату, получаемому на выходе схемы сравнени .

Можно показать, что при уменьшении избыточности вплоть до выполнени  требовани 

Р,Рп-гР„(2)

каждому вектору коррекции соответствует не более двух (ЛЛ,, ДЛг) ошибок. Причем, если , то при выполнении дл  искаженного числа А соотношени  ( имеет место ошибка ДЛ;. В противном случае ошибка равна ДЛj.

Корректирующие возможности, таким образом , могут быть сохранены за счет введени  дополнительного анализа соответствующих значений возможной ощибки и искаженного числа.

Предлагаемое устройство реализует эту идею и отличаетс  тем, что содержит посто нное запоминающее устройство ощибок и вторую схему сравнени , входы которой соединены соответственно с выходами преобразовател  информационной части числа и посто нного запоминающего устройства ощибок, вход которого соединен с выходом первой схемы сравнени .

За счет введени  достаточно простых дополнительных цепей в устройстве коррекции обеспечиваетс  уменьщение объема оборудовани  в запоминающем и операционном устройствах вычислительной мащины, а также в узлах свертки и сравнени  самого корректирующего устройства. Так, например, при переходе от (1) к (2) за счет уменьщени  одного из контрольных модулей в два раза объем оборудовани  оперативного запоминающего и операционного устройств, оперирующих с двоично-кодированными вычетами, уменьщаетс  на один двоичный разр д, а число конъюктивных элементов в узлах, построенных на квадратных матричных схемах, - в четыре раза.

На чертеже приведена блок-схема устройства .

Она содержит входы / устройства дл  информационных вычетов корректирующего кода; входы 2 устройства дл  контрольных вычетов корректирующего кода; преобразователь 3 информационной части числа из системы вычетов в позиционную систему счислени ; узел свертки 4 позиционного кода по контрольным модул м; схемы сравнени  5 и 6; посто нное запоминающее устройство ПЗУ 7 и выходы S устройства.

Выходы преобразовател  3 св заны с входами узла свертки 4 и первой группой входов схемы сравнени  6, выходы узла свертки 4 подключены к суммирующим входам схемы сравнени  вычетов, выход схемы сравнени  5

св зан с входом ПЗУ 7, Явл ющимс  односторонним накопителем ощибок неразличимых по результату, получаемому на выходе схемы сравнени  5. Выходы ПЗУ 7 подключены ко 5 второй группе входов схемы сравнени  6.

Информационные вычеты корректирующего кода, поступающие на вход /, преобразуютс  в преобразователе 3 в позиционный код. Последовательно получаемые позиционные разр ды подаютс  на вход узла свертки 4, где с учетом весов происходит их суммирование по каждому из контрольных модулей. Из окончательного результата свертки на схеме сравнени  5 вычитаютс  соответствующие значени  контрольных вычетов, поступающих на вход 2. В том случае, когда результату на выходе схемы сравнени  5 соответствует лищь одно значение ощибки, в ПЗУ 7 не найдетс  соответствующей константы сравнени , и процедура формировани  адреса поправки на этом заканчиваетс . В противном случае (результату на выходе схемы сравнени  5 соответствует два значени  ощибки) из ПЗУ 7 извлекаетс  одна из двух неразличимых ощи5 бок и выполн етс  ее сравнение (в схеме сравнени  6) с искаженным числом. Сигнал на выходе схемы сравнени  6 устран ет неоднозначность адреса поправки, формируемого на выходе схемы сравнени  5.

Предмет изобретени 

Устройство дл  определени  адреса поправки корректора цифровой вычислительной мащины , функционирующей в системе вычетов,

5 содержащее преобразователь информационной части числа, схему свертки, выход которой соединен с одним входом схемы сравнени , другой вход которой соединен с щиной контрольной части кода, отличающеес  тем,

0 что, с целью сокращени  оборудовани , оно содержит посто нное запоминающее устройство ощибок и вторую схему сравнени , входы которой соединены соответственно с выходами преобразовател  информационной части числа и посто нного запоминающего устройства ощибок, вход которого соединен с выходом первой схемы сравнени .