SU368604A1 - DEVICE FOR PROGRAM INTERRUPTION - Google Patents
DEVICE FOR PROGRAM INTERRUPTIONInfo
- Publication number
- SU368604A1 SU368604A1 SU1441844A SU1441844A SU368604A1 SU 368604 A1 SU368604 A1 SU 368604A1 SU 1441844 A SU1441844 A SU 1441844A SU 1441844 A SU1441844 A SU 1441844A SU 368604 A1 SU368604 A1 SU 368604A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- code
- interrupt
- input
- register
- circuit
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1one
Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.
Известны устройства дл прерывани программ , содержащие регистр прерываний, регистр защиты, схему вы влени разрещенных прерываний, счетчик, дешифратор, схему управлени .Devices for interrupting programs are known, including an interrupt register, a protection register, an enabled interrupt detection circuit, a counter, a decoder, and a control circuit.
Недостатками известного устройства вл ютс отсутствие контрол работы устройства и небольша достоверность получаемой от устройства информации.The disadvantages of the known device are the lack of control over the operation of the device and the low reliability of the information received from the device.
Целью изобретени вл етс обеспечение полного контрол работы устройства.The aim of the invention is to ensure complete control of the operation of the device.
Поставленна цель достигаетс тем, что в состав устройства введены сумматор по модулю , вентили, схемы свертки, регистр контрольного кода защиты, схемы «ИЛИ, логическа схема, регистр номера прерывани , регистр контрольного кода номера прерывани .The goal is achieved by including a modulo adder, gates, convolution schemes, a security check code register, an OR circuit, a logic circuit, an interrupt number register, and an interrupt number control code register.
Схема предлагаемого устройства представлена на чертеже.The scheme of the proposed device is shown in the drawing.
Устройство содержит схему управлени 1, сумматор 2, предназначенный дл сложени по модулю |р да кодов остатков, регистр прерываний 3, первую группу вентилей 4, первую схему свертки 5, регистр защиты 6, регистр контрольного кода защиты 7, схему вы влени разрешенных прерываний 8, группу схем «ИЛИ 9, вторую группу вентилей 10 дл опроса всех разр дов прерываний .и обнаружени старшего по приоритету разрещенногоThe device contains a control circuit 1, an adder 2, designed to add modulo a number of residual codes, interrupt register 3, the first group of gates 4, the first convolution circuit 5, protection register 6, security check code register 7, detection of allowed interrupts 8 , a group of circuits "OR 9, a second group of gates 10 for interrogating all of the interrupt bits. and detecting the higher priority of the allowed
прерывани , счетчик 11, дешифратор 12, третью группу вентилей 13 дл опроса группы схем «ИЛИ, вторую схему свертки .14, предназначенную дл вычислени кода остатка от кода разрешенных прерываний, логическую схему 15 дл выработки сигнала обнаружени разрешенного прерываин и кода остатка от номера обнаруженного разр даinterrupt, counter 11, decoder 12, third valve group 13 for interrogating the OR circuit group, the second convolution scheme .14 for calculating the residual code from the allowed interrupt code, logic 15 for generating an allowed interrupt detection signal and residual code from the detected number raz da
прерывани , регистр номера прерывани 16, регистр контрольного кода номера прерывани 17, третью схему свертки 18 дл вычислени кода остатка от логической суммы кода прерываний и кода защиты, четвертую группу вентилей 19.interrupt number, interrupt number register 16, interrupt number check code register 17, third convolution scheme 18 for calculating the residual code from the logical sum of the interrupt code and the protection code, the fourth group of gates 19.
Сигналы прерываний, поступающих на вход 20 устройства, записываютс .в соответствующие разр ды регистра прерываний 3, а такжеThe interrupt signals input to the device input 20 are recorded. At the corresponding bits of the interrupt register 3, as well as
проход т через первую группу вентилей 4 на первые входы схе.мы свертки 5. Схема свертки 5 формирует код остатка по модулю контрол от кода прерывани , образующегос F регистре прерываний 3, путем сложени псpass through the first group of valves 4 to the first inputs of convolution scheme 5. Convolution scheme 5 generates a residual code modulo the control from the interrupt code, which is formed from F interrupt register 3, by adding ps
модулю разр дных сигналов прерываний с учетом весового значени соответствующего разр да. Перва группа вентилей 4 по второму входу управл етс сигналом с выхода регистра прерываний 3 таким образом, что закрываютс вентили, соответствующие записаиным в регистре лрерыванкй 3 разр дам прерываний.the module of the bit interrupt signals taking into account the weight value of the corresponding bit. The first group of valves 4 through the second input is controlled by a signal from the output of the interrupt register 3 in such a way that the valves corresponding to the 3 interrupts recorded in the left interrupt register are closed.
В регистр защиты 6 и регистр контрольного кода защиты 7 записываютс поступающие на вход // устройства код защиты и его контрольный код, представл ю|щий собой код остатка 1ПО модулю. Выходы обратных кодов регистра прерываний 3 и регистра защиты 6 поданы на входы схемы вы влени разрешенных прерываний 8, а выходы пр мых кодов этих регистров поданы на вход группы схем «ИЛИ 9, образующих логическую сумму кодов прерывани и защиты, необходимую дл конт.рол устройства. Код разрещенных прерываний с выхода схемы 8 поступает на первый вход второй группы вентилей 10, а код логической суммы с выхода (Группы схем «ИЛИ 9 - на -первый вход третьей группы вентилей .13.Security register 6 and the security check code register 7 are written to the security device input to the device // and its control code, which is the code of the remainder of the 1PO module. The outputs of the inverse codes of the interrupt register 3 and the protection register 6 are fed to the inputs of the detection circuit for enabled interrupts 8, and the outputs of the forward codes of these registers are fed to the input of the OR 9 circuit group, which form the logical sum of the interrupt and protection codes . The code of allowed interrupts from the output of the circuit 8 is fed to the first input of the second group of valves 10, and the code of the logical sum from the output (The group of OR 9 circuits to the first input of the third group of gates .13.
Обнаружение старшего по приоритету разрешенного прерывани осуществл етс путе.м последовательной выдачи сигналов опроса на второй вход втор,ой лруппы вентилей 10, начина с вентил , соответствующего старщему по приоритету разр ду. Формирование сигналов опроса производитс счетчиком 11 и дешифратором 12 в результате выдачи с выхода схемы управлени / на вход счетчика серии импульсов. Сигналы опроса с выхода дешифратора 12 проход т на вторые входы второй группы вентилей 10 и третьей группы вентилей 13.The detection of the higher priority allowed interrupt is carried out by sequentially issuing polling signals to the second input of the second, group of valves 10, starting with the valve corresponding to the preceding priority of the discharge. The polling signals are generated by the counter 11 and the decoder 12 as a result of issuing a series of pulses from the output of the control circuit to the counter input. The polling signals from the output of the decoder 12 are passed to the second inputs of the second group of valves 10 and the third group of valves 13.
Одновременно с выдачей импульсов на вход счетчика 11 с выхода схемы управлени / поступает импульсы на вход сумматора 2 дл образовани кода остатка от кода счетчика , необходимого дл выполнени контрол .Simultaneously with the issuance of pulses to the input of counter 11 from the output of the control circuit, pulses are fed to the input of adder 2 to form a residual code from the counter code necessary to perform the monitoring.
До момента обнаружени разрешенного прерывани с выхода схемы управлени 1 на вход второй схемы свертки 14 и на вход логической схемы 15 поступает сигнал запрета . При обнаружении разрешенного прерывани с выхода одного вентил из группы вентилей 10 на первый вход логической схемы 15 и второй вход схемы свертки 14 выдаетс сигнал . В этом случае схема 15 образует на первом выходе сигнал, который передаетс на вход схемы управлени 1. По этому сигналу схема управлени / прекращает выдачу импульсов на вход счетчика 11 и сумматора 2, формирует на выходе сигнал, осуществл ющий перепись содержимого счетчика 11 в регистр номера прерывани 16, а содержимого сумматора 2 с выхода в регистр контрольного кода номера прерывани 17 (что необходимо дл запоминани номера обнаруженного разр да прерывани и его контрольного кода на врем осуществлени контрол ), снимает сигнал запрета со входов схемы свертки 14 и со схемы 15. В результате сн ти сигнала запрета со входа схемы 15 на первом ее выходе по вл етс инверси кода остатка по модулю от номера обнаруженного разр да прерывани , который проходит на вход сумматора 2 и суммируетс с содержащимс вUntil the detection of an enabled interrupt from the output of control circuit 1, a prohibition signal is received at the input of the second convolution circuit 14 and at the input of logic circuit 15. If an interrupt is detected from the output of one valve from the group of valves 10, a signal is output to the first input of logic circuit 15 and the second input of convolution circuit 14. In this case, the circuit 15 forms a signal at the first output, which is transmitted to the input of the control circuit 1. On this signal, the control circuit / stops outputting pulses to the input of the counter 11 and the adder 2, generates a signal at the output that rewrites the contents of the counter 11 into the number register interrupt 16, and the contents of adder 2 from the output to the control code register number of interrupt number 17 (which is necessary to memorize the number of the detected interrupt bit and its control code at the time of monitoring), removes the prohibition signal from the inputs of the convolution circuit 14 and from the circuit 15. As a result of the removal of the prohibition signal from the input of the circuit 15, at its first output there appears an inversion of the modulus of the remainder from the number of the detected interrupt bit that passes to the input of the adder 2
нем кодом остатка от кода счетчика. В результате сн ти сигнала запрета со входа второй схемы свертки 14 в ней фиксируетс код остатка от числа, соответствующего обнаруженному разр ду прерывани . После выполнени перечисленной последовательности действий схема управлени / продолжает выдавать импульсы на-ВХОД счетчика/У дл опроса оставщихс вентилей второй 10 и третьейIt is the code of the remainder of the counter code. As a result of the removal of the prohibition signal from the input of the second convolution scheme 14, the code of the remainder of the number corresponding to the detected interrupt bit is recorded in it. After completing the sequence of actions listed above, the control circuit / continues to emit pulses to the INPUT of the counter / V to poll the remaining gates of the second 10 and third
1,3 групп вентилей. Таким образом к концу опроса во второй схеме свертки 14 образуетс код остатка по модулю от кода разрешенных прерываний, вл ющегос логическим произведением кода зашиты и кода прерываНИИ , а в третьей схеме свертки 18 - код остатка от числа, вл ющегос логической суммой кода защиты и кода прерываний.1.3 valve groups. Thus, by the end of the survey, in the second convolution scheme 14, a modulo remainder code is generated from the allowed interrupt code, which is the logical product of the protection code and the terminator code, and in the third convolution scheme 18, the residual code of the number, which is the logical sum of the protection code and interrupts.
По окончании опроса по сигналам, поступающим с выхода схемы управлени / наAt the end of the survey on the signals coming from the output of the control circuit /
вход сумматора 2, осуществл етс последовательное сложение по модулю информации, передаваемой с выхода второй схемы свертки 14 на вход сумматора 2 в обратном коде, информации, передаваемой с выхода первойthe input of the adder 2, is carried out sequentially adding modulo the information transmitted from the output of the second convolution scheme 14 to the input of the adder 2 in the reverse code, the information transmitted from the output of the first
схемы свертки 5 на вход сумматора 2 в пр мом коде, информации, передаваемой с выхода третьей схемы свертки 18 на вход сумматора 2 в обратном коде, и информации, передаваемой с выхода регистра 7 контрольного кода защиты на вход сумматора 2 в пр мом коде. Результат сложени кодов с выхода сумматора 2 поступает на вход схемы управлени /. Если код, полученный из сумматора 2, равен модулю контрол , то схема управлени 1 осуществл ет перепись содержимого регистра .16 номера прерывани в счетчик 11 и выдает сигнал по выходу на вход четвертой группы вентилей 19, по которому на выходе одного из вентилей, соответствующего прерыванию, номер которого хранитс в счетчике 11, образуетс импульс. Этот импульс осуществл ет сброс соответствующего разр да регистра прерываний 3 и вычитание из содержимого первой схемы свертки. 5 кодаconvolution circuit 5 to the input of the adder 2 in the forward code, information transmitted from the output of the third convolution circuit 18 to the input of the adder 2 in the reverse code, and information transmitted from the output of the register 7 security control code to the input of the adder 2 in the forward code. The result of adding the codes from the output of the adder 2 is fed to the input of the control circuit /. If the code received from adder 2 is equal to the control module, then control circuit 1 overwrites the contents of register .16 number of interrupt number into counter 11 and outputs a signal to the input of the fourth group of gates 19, at which at the output of one of the gates corresponding to the interrupt whose number is stored in the counter 11, a pulse is generated. This pulse resets the corresponding bit of interrupt register 3 and subtracts the contents of the first convolution scheme. 5 codes
остатка, соответствующего сброшенному разр ду . На этом устройство заканчивает работу , и с выходов 22 и 23 могут быть считаны код номера прерывани и его контрольный код.the remainder corresponding to the discarded bit. At this point, the device finishes its operation, and the interrupt number code and its control code can be read from the outputs 22 and 23.
При возникновении сбо или отказа в любой из схем устройства код, образовавшийс в сумматоре 2, не равен модулю. В этом случае по сигналу с выхода схемы управлени 1 осуществл етс сброс счетчика 11, сумматора 2 третьей схемы свертки 18 и выдаетс запрет на вход логической схемы 15 и второй схемы свертки 14. Затем весь цикл работы устройства повтор етс . Если после повторного цикла код в сумматоре 2 не равен модулю , то схема управлени 1 выдает на выход сигнал ощибки.If a fault or failure occurs in any of the device circuits, the code formed in adder 2 is not equal to the module. In this case, the signal from the output of the control circuit 1 resets the counter 11, the adder 2 of the third convolution circuit 18 and prohibits the input of the logic circuit 15 and the second convolution circuit 14. Then the entire cycle of operation of the device is repeated. If, after the repeated cycle, the code in the adder 2 is not equal to the module, then the control circuit 1 outputs the error signal.
Предмет изобретени Subject invention
Устройство дл прерывани программ, содержащее регистр прерываний, регистр защиA device for interrupting programs that contains the interrupt register, the protection register
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1441844A SU368604A1 (en) | 1970-05-25 | 1970-05-25 | DEVICE FOR PROGRAM INTERRUPTION |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1441844A SU368604A1 (en) | 1970-05-25 | 1970-05-25 | DEVICE FOR PROGRAM INTERRUPTION |
Publications (1)
Publication Number | Publication Date |
---|---|
SU368604A1 true SU368604A1 (en) | 1973-01-26 |
Family
ID=20453325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1441844A SU368604A1 (en) | 1970-05-25 | 1970-05-25 | DEVICE FOR PROGRAM INTERRUPTION |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU368604A1 (en) |
-
1970
- 1970-05-25 SU SU1441844A patent/SU368604A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU368604A1 (en) | DEVICE FOR PROGRAM INTERRUPTION | |
SU401998A1 (en) | DEVICE FOR CONTROL OF CONTROL CHAINS | |
SU311405A1 (en) | BINARY REVERSING COUNTER | |
SU503228A1 (en) | Device for information exchange | |
SU390578A1 (en) | PERMANENT STORAGE DEVICE | |
SU696543A1 (en) | Storage | |
SU206169A1 (en) | DEVICE FOR CORRECTING ERROR CORRECTION AND DETECTION | |
SU535574A1 (en) | Device for checking pulse counters | |
SU446836A1 (en) | Counter display device | |
SU437072A1 (en) | Firmware Control | |
SU824178A1 (en) | Random event flow generator | |
SU374588A1 (en) | DESCRIPTION OF THE INVENTION | |
SU388288A1 (en) | ALL-UNION | |
SU636601A1 (en) | Information input arrangement | |
SU1228107A1 (en) | Device for checking comparison circuits | |
SU401006A1 (en) | BINARY PULSE COUNTER | |
SU484513A2 (en) | Time sensor | |
SU257868A1 (en) | DEVICE FOR COMPARISON OF THE FOLLOWING EACH OTHER NUMBERS | |
SU458852A1 (en) | Device for receiving commands | |
SU697996A1 (en) | Reversible counter monitoring device | |
SU1100640A1 (en) | Storage with self-check | |
SU523428A1 (en) | Device for reading information | |
SU866736A1 (en) | Coded time interval desoder | |
SU1683178A1 (en) | Coder of position code | |
SU411484A1 (en) |