SU364070A1 - Буферное устройство для сглаживания зависимости - Google Patents
Буферное устройство для сглаживания зависимостиInfo
- Publication number
- SU364070A1 SU364070A1 SU1438414A SU1438414A SU364070A1 SU 364070 A1 SU364070 A1 SU 364070A1 SU 1438414 A SU1438414 A SU 1438414A SU 1438414 A SU1438414 A SU 1438414A SU 364070 A1 SU364070 A1 SU 364070A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- dependence
- smoothing
- buffer device
- output
- stage
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к области автоматики и вычислительной техники.
Известно буферное устройство дл сглаживани зависимости частотных характеристик интегральиых схем от величины емкостной нагрузки, содержащее предварительный и оконечный каскады на полевых транзисторах с индуцированным каналом.
Предложенное устройство отличаетс тем, что оно содержит конденсатор, один из выводов которого подключен к выходу оконечиого каскада, а второй соединен с затвором полевого транзистора оконечного каскада и с выходом предварительного каскада.
Это позвол ет увеличить динамический нерепад Еыхо7;иого напр жени .
На чертеже показана схема буферного устройства .
Транзисторы /-4 образуют буферную схему , предназначенную дл сглаживани зависимости частотных характеристик интегральных схем от величины емкостной нагрузки. Транзисторы / и 5 составл ют предварительный каскад, транзисторы 2 и 4 - оконечный каскад. Между узлами этих каскадов включен конденсатор 5. Напр жение питани на схему подают от источника Е.
Благодар конденсатору 5 возникает положительна обратна св зь по напр жению между затвором и истоком транзистора 2.
Если врем зар да суммарной емкости узла предварительного каскада через транзистор / значительно меньше времени перезар дки конденсатора, нагружающего выход схемы, то можно пренебречь щунтирующи.м действием сопротивлеии транзистора /, снижающим величину коэффициента обратной св зи.
Величина динамического перенада выходного нанр л ени в схеме с конденсатором 5 оказываетс больше, чем в схеме без обратной св зи на удвоенную величину порогового напр жени транзисторов.
Предмет изобретени
Буферное устройство дл сглаживани зависимости частотных характернстпк интегральных схем от величнны емкостной нагрузки , содержащее предварительный и оконечный каскады на полевых транзисторах с индуцированным каналом, отличающеес тем, что, : целью увеличени дина.мического перепада выходного напр жени , оно содержит конденса тор, один из выводов которого подключен к выходу оконечного каскада, а второй соединен с затвором полевого транзистора оконечного каскада и с выходом предварительного каскада.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1438414A SU364070A1 (ru) | 1970-05-04 | 1970-05-04 | Буферное устройство для сглаживания зависимости |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU1438414A SU364070A1 (ru) | 1970-05-04 | 1970-05-04 | Буферное устройство для сглаживания зависимости |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU364070A1 true SU364070A1 (ru) | 1972-12-25 |
Family
ID=20452961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1438414A SU364070A1 (ru) | 1970-05-04 | 1970-05-04 | Буферное устройство для сглаживания зависимости |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU364070A1 (ru) |
-
1970
- 1970-05-04 SU SU1438414A patent/SU364070A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3480796A (en) | Mos transistor driver using a control signal | |
| GB1152367A (en) | Integrated Electronic Circuit | |
| JPS55136726A (en) | High voltage mos inverter and its drive method | |
| US4384216A (en) | Controlled power performance driver circuit | |
| US3602732A (en) | Exclusive and/or circuit device | |
| US3937984A (en) | Shift registers | |
| JPS532308B2 (ru) | ||
| US3987315A (en) | Amplifier circuit | |
| SU364070A1 (ru) | Буферное устройство для сглаживания зависимости | |
| US4366400A (en) | Delay gate circuit | |
| KR890011216A (ko) | Mos형 집적회로의 전원 재공급회로 | |
| KR940003179A (ko) | 데이터 아웃 버퍼 회로 | |
| KR880014807A (ko) | 전하전송소자 | |
| US4354123A (en) | High voltage clock generator | |
| GB1364799A (en) | Field effect transistor circuits for driving capacitive loads | |
| US4016430A (en) | MIS logical circuit | |
| KR930011274A (ko) | 입력회로 | |
| SU416877A1 (ru) | ||
| SU646441A1 (ru) | Инвертор на мдп-транзисторах | |
| SU503353A1 (ru) | Формирователь импульсов на мдп-транзисторах | |
| GB1210439A (en) | Improvements in or relating to d.c. voltage supply circuit arrangements | |
| KR940000252Y1 (ko) | 씨모스 낸드게이트 | |
| JPS5486239A (en) | Semiconductor integrated circuit | |
| SU822366A1 (ru) | Буферное устройство | |
| RU2012127C1 (ru) | Эмиттерный повторитель |