SU306554A1 - DEVICE FOR TRANSFER OF INFORMATION - Google Patents
DEVICE FOR TRANSFER OF INFORMATIONInfo
- Publication number
- SU306554A1 SU306554A1 SU1345874A SU1345874A SU306554A1 SU 306554 A1 SU306554 A1 SU 306554A1 SU 1345874 A SU1345874 A SU 1345874A SU 1345874 A SU1345874 A SU 1345874A SU 306554 A1 SU306554 A1 SU 306554A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- trigger
- inverter
- auxiliary
- Prior art date
Links
- 230000036039 immunity Effects 0.000 description 6
- 238000009434 installation Methods 0.000 description 5
- 230000000875 corresponding Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
Description
Изобретение относитс к вычислительной технике и может быть использовано при построении различных устройств дискретной переработки информации на элементах с непосредственнымИ св з ми.The invention relates to computing and can be used in the construction of various devices for the discrete processing of information on elements with direct links.
Известны устройства на элементах с непосредственными св з ми, состо щие из основного и вспомогательного триггеров, в которых дл защиты триггеров от срабатывани из-за наводимых на их логических входах импульсных помех осуществл етс стробирование управл ющих схем при приеме и передаче информации.Devices on elements with direct connections are known, consisting of main and auxiliary triggers, in which to protect the triggers from firing due to impulse disturbances induced at their logical inputs, gating of control circuits is carried out during the reception and transmission of information.
Однако в известных устройствах напр жени помех, действующие в течение импульса выделени информации, могут накладыватьс на входной сигнал, что снижает помехоустойчивость устройства.However, in known devices, the interference voltage acting during a pulse of information extraction can be superimposed on the input signal, which reduces the noise immunity of the device.
Цель изобретени - повыщение помехоустойчивости триггерного устройства и во врем действи импульса выделени информации .The purpose of the invention is to increase the noise immunity of the trigger device and during the action of the information extraction pulse.
Дл этого выход в нем инвертора, вход которого подключен к логической схеме, соединен с первым входом первой управл ющей схемы «И вспомогательного триггера, второй вход которой подключен к третьему выходу блока синхронизации. Вход второй управл юо1ей схемы «И вспомогательного триггера соединен со вторым выходом блока синхронизации . Первый выход блока синхронизации подключен к одному из входов схемы «И, выход которой соединен со входом обнулени основного триггера, и к одному из входов схемы «И, выход которой соединен со входом установки основного триггера.To do this, the output of the inverter in it, whose input is connected to the logic circuit, is connected to the first input of the first control circuit AND of the auxiliary trigger, the second input of which is connected to the third output of the synchronization unit. The input of the second control circuit of the circuit “And the auxiliary trigger is connected to the second output of the synchronization unit. The first output of the synchronization unit is connected to one of the inputs of the AND circuit, the output of which is connected to the zeroing input of the main trigger, and to one of the inputs of the AND circuit, the output of which is connected to the installation input of the main trigger.
На фиг. 1 приведена структурна схема устройства; на фиг. 2 - диаграммы напр жений на выходах соответствующих узлов. Устройство дл передачи информации содержит основной триггер 1, включающий в себ инверторы 2, 3, логические схемы «И 4-7 и логические схемы «ИЛИ 5, 9; вспомогательный триггер 0, включающий в себ инверторы 11, 12, логические схемы «И 13-15 и логическую схему «ИЛИ 16. Входна логическа схема состоит из схем «И 17, 18, схем «ИЛИ 19 и входного инвертора 20. Блок управл ющих БУ синхронизирующих напр жений имеет дл управлгши св зью между основным и вспомогательным триггерами выход дл предварительной установки вспомогательного триггера выход 22 и дл выделени входной информации с входного 1ннвертора выход 23.FIG. 1 shows a block diagram of the device; in fig. 2 - voltage diagrams at the outputs of the corresponding nodes. The device for transmitting information comprises a main trigger 1, which includes inverters 2, 3, AND 4-7 logic circuits, and OR 5, 9 logic circuits; auxiliary trigger 0, which includes inverters 11, 12, logic circuits "AND 13-15 and logic circuit" OR 16. The input logic circuit consists of circuits "AND 17, 18, circuits" OR 19 and input inverter 20. Control unit The sync voltage control VU has an output for presetting the auxiliary trigger output 22 for controlling the connection between the main and auxiliary triggers and output 23 for separating input information from the input 1nverter.
Высокий положительный уровень условно прин т за установочный (единичный), а низкий положительный уровень - за нулевой. В исходном состо нии (i) входна информаци равна нулю, т. е. на выходе ни одной изThe high positive level is conventionally taken as the installation (single), and the low positive level is taken as zero. In the initial state (i), the input information is zero, i.e., none of the
схем «И П, 18 нет единичного сигнала. Св зь между вспомогательным и основным триггерами отсутствует, а на выходе инвертора 20 поддерживаетс посто нный единичный уровень. С приходом нулевого уровн напр жени на выход 22 (момент tz вспомогательный триггер устанавливаетс в единичное состо ние (инвертор // закрыт, инвертор 12 - открыт). С приходом высокого уровн нап1р 1жени «а выход 23 (tz) этот триггер переходит в нулевое состо ние (инвертор // открыт, инвертор /2 закрыт).schemes “And P, 18 no single signal. There is no connection between the auxiliary and main triggers, and a constant unit level is maintained at the output of the inverter 20. With the arrival of the zero voltage level at the output 22 (the instant tz, the auxiliary trigger is set to one state (inverter // closed, the inverter 12 is open). With the arrival of a high level, the output level 23 (tz) goes to the zero state (inverter // open, inverter / 2 closed).
В момент времени /4, когда на выходе 21 по вл етс нулевой уровень напр жени , основной триггер / нринимагт состо ние, соответствуюгцее вспомогательному триггеру, независимо от того, в каком состо нии он находилс . Это состо ние (инвертор 2-открыт, инвертор 3 - закрыт) условно прин то за нулевое и может поддерживатьс бесконечно долго, пока входна информаци равна нулю. Установка и обнуление вспомогательного триггера .происход т с каледым новым тактом синхронизирующих напр жений. В случае, когда входна информаци принимает единичное значение (т. е. инвертор 20 открыт), с приходом имиульса напр жени на выход 23 (момент (/s) вспомогательный триггер не перебрасываетс в исходное нулевое состо ние . Поэтому с приходом нулевого уровн напр жени на выход 21 (/б) основной григгер устанавливаетс в единичное состо ние (инвертор 2 закрыт, инвертор 3 открыт). Это состо ние подде|рживаетс до тех нор, пока к моменту прихода импульса напр жени на выход 23 входна информаци не будет равна нулю. В этом случае сначала всномогательный триггер устанавливаетс в нулевое состо ние (момент t), а затем (момент i) и основной триггер.At time point 4, when zero voltage appears at output 21, the main trigger / accept state corresponds to the auxiliary trigger, regardless of what state it was in. This state (the inverter is 2-open, the inverter 3 is closed) is conditionally taken as zero and can be maintained indefinitely as long as the input information is zero. Setting and resetting the auxiliary trigger occurs with the new clock sync voltage. In the case when the input information takes on a single value (i.e., inverter 20 is open), with the arrival of a voltage signal at output 23 (time (/ s), the auxiliary trigger is not transferred to the initial zero state. Therefore, with the arrival of zero voltage level at output 21 (/ b), the main grigger is set to one (inverter 2 is closed, inverter 3 is open.) This state is maintained until the input information is zero at the time of the pulse arrival. In this case, the first are comprehending. The trigger is set to the zero state (time t), and then (time i) and the main trigger.
Таким образом, единичному сигналу на входе устройства, на его выходе соответствует импульс напр жени , по длительности равный периоду повторени синхронизирующих сигналов.Thus, a single signal at the input of the device, at its output, corresponds to a voltage pulse equal in duration to the repetition period of the synchronizing signals.
Помехоустойчивость но логическим входам обеспечиваетс двум факторами. Всномогательный триггер не реагирует на импульсные помехи по установочному уровню на выходе входного инвертора при наличии импульса выделепи информации, посколькуNoise immunity to logical inputs is provided by two factors. The universal trigger does not respond to pulsed interference on the setup level at the output of the input inverter in the presence of a release pulse, since
длительность управл ющего импульса выбрана так, что даже при нал1ичии провала в установочном уровне триггер устанавливаетс и соответствующее этому случаю состо ние. Это 03Ha4aet, что устройство не реагнрует на пмпульсные помехи ио нулевому уровню на ее логических входах. Помехоустойчивость ло установочному уровню обеспечиваетс за счет использовани на входе вспомогательного т|риггбра Д01пол1нительного инвертора.the duration of the control pulse is chosen so that even with a small dip in the installation level, the trigger is set and the state corresponding to this case. It is 03Ha4aet that the device does not react to the impulse noise and to the zero level at its logical inputs. Noise immunity at the installation level is provided by using an auxiliary inverter at the input of the auxiliary t | rigger.
Ввиду того, что врем выключени бол щинства иереключающих схем значительно больще времени включени , импульсные помехи на логических входах по единичном) уровню до определенной длительности не проход т на вспомогательный триггер.Due to the fact that the shutdown time of the majority of switching circuits is much longer than the switching time, the pulse interference at the logic inputs on the unit level up to a certain duration does not pass to the auxiliary trigger.
Таким образом, устройство обладает невосприимчивостью к импульсным помехам по логическим входам как по нулевому, так м по единичному уровн м и во врем действи Thus, the device possesses immunity to impulse noise on logical inputs both in zero and in single levels and during operation.
импульса выделеии информации.impulse release information.
Предмет изобретени Subject invention
Устройство дл передачи информации наDevice for transmitting information on
элементах с непосредственными св з ми, содерл ащее основной и вспомогательный триггеры , логические схемы «И-ИЛИ, инвертор , вход которого нодключен к логической схеме, и блок синхронизации, отличающеес elements with direct connections, containing the main and auxiliary triggers, AND-OR logic circuits, an inverter, whose input is connected to the logic circuit, and a synchronization unit, characterized by
тем, что, с целью обеспечени помехоустойчивости устройства, выход инвертора соединен с первым входом первой управл ющей схемы «И вспомогательного тр|Иггера, второй вход которой подключен к третьему выходу блокаBy the fact that, in order to ensure the noise immunity of the device, the output of the inverter is connected to the first input of the first control circuit And the auxiliary mp | Igger, the second input of which is connected to the third output of the unit
синхронизации, вход второй управл ющей схемы «И вспомогательного триггера соединен со вторым выходом блока синхронизации, первый выход блока синхронизации иодключен к одному из входов схемы «И, выходsynchronization, the input of the second control circuit And the auxiliary trigger is connected to the second output of the synchronization unit, the first output of the synchronization unit is connected to one of the inputs of the AND circuit, the output
которой соединен со входом обнулени основного триггера, и к одному из входов схемы «И, выход которой соединен со входом установки основного триггера.which is connected to the zeroing input of the main trigger, and to one of the inputs of the “AND” circuit, the output of which is connected to the installation input of the main trigger.
влод1 Влод2 fuf. Ivlod1 vlod2 fuf. I
Publications (1)
Publication Number | Publication Date |
---|---|
SU306554A1 true SU306554A1 (en) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4583008A (en) | Retriggerable edge detector for edge-actuated internally clocked parts | |
US4695752A (en) | Narrow range gate baseband receiver | |
US5355397A (en) | Clock start up stabilization for computer systems | |
US4317053A (en) | High speed synchronization circuit | |
SU306554A1 (en) | DEVICE FOR TRANSFER OF INFORMATION | |
US5194768A (en) | Apparatus for filtering noise from a periodic signal | |
KR100288415B1 (en) | Reset device and reset method for microcomputers | |
US4569063A (en) | Digital phase locking arrangement for synchronizing digital span data | |
US5469476A (en) | Circuit and method for filtering voltage spikes | |
US5126594A (en) | Voltage spike detection circuit for use in detecting clock edge transitions within a serial communication system | |
HU176228B (en) | Arrangement to generate signals indicating pulses of lenght exceeding same duration in an input pulse train | |
SU741436A1 (en) | Noise suppression device | |
SU1091162A2 (en) | Priority block | |
US5834959A (en) | Circuit arrangement for generating a binary output signal | |
SU486462A1 (en) | Pulse trainer | |
SU832715A1 (en) | Pulse monitoring device | |
SU1557667A1 (en) | Jk flip flop | |
SU748841A1 (en) | Pulse timing device | |
SU355723A1 (en) | DEVICE FOR SYNCHRONIZATION OF PULSES | |
EP0280800B1 (en) | Narrow range gate baseband receiver | |
SU347915A1 (en) | AUTOMATIC SWITCH OF BASIC AND RESERVE PULSE GENERATORS | |
SU1257649A1 (en) | Device for checking two pulse sequences | |
SU1345329A1 (en) | Clutter protection device | |
SU972513A2 (en) | Device for checking pulse sequence | |
SU1478372A2 (en) | Control signal switching unit for program-controlled switching circuits |