SU1345329A1 - Clutter protection device - Google Patents
Clutter protection device Download PDFInfo
- Publication number
- SU1345329A1 SU1345329A1 SU864063727A SU4063727A SU1345329A1 SU 1345329 A1 SU1345329 A1 SU 1345329A1 SU 864063727 A SU864063727 A SU 864063727A SU 4063727 A SU4063727 A SU 4063727A SU 1345329 A1 SU1345329 A1 SU 1345329A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- state
- flip
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение обеспечивает защиту от ложных перепадов уровн сигнала, возникающего в переключаемых датчиках , например механических, опто- электронных и др., и может быть использовано в системах автоматики и вычислительной техники. Изобретение повышает надежность работы устройства в результате устранени сбоев в случае, когда длительность дребезга и период .следовани входных сигналов может измен тьс в несколько раз. Устройство содержит инвертор 1, D- триггеры 2, 3 и 4, элементы И 5 и 7, формирователь 6 импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, элемент 9 задержки . Предложенное устройство позвол ет при сохранении точности временного повторени сигналов обрабатывать сигналы, различающиес в несколько раз как по дпительности, так и по параметрам ложных перепадов. В описании изобретени приводитсй вариант схемной реализации формировател 6 с внешним запуском. 3 ил. i СЛ со СЛ 00 ю ;0The invention provides protection against spurious signal level fluctuations that occur in switchable sensors, for example, mechanical, optoelectronic, etc., and can be used in automation and computer systems. The invention improves the reliability of operation of the device as a result of the elimination of failures in the case when the bounce duration and the period of investigation of the input signals may change several times. The device contains an inverter 1, D- triggers 2, 3 and 4, the elements And 5 and 7, the shaper 6 pulses, the element EXCLUSIVE OR 8, the element 9 delay. The proposed device allows, while maintaining the accuracy of the temporal repetition of signals, to process signals that differ by several times both in terms of their intensity and in terms of the parameters of false drops. In the description of the invention, a variant of the circuit implementation of the driver 6 with an external launch is presented. 3 il. i SL with SL 00 y; 0
Description
Изобретение относитс к устройствам зашлты от дребезга {ложных перепадов уровн сигнала), возникающих в переключаемых датчиках, например механических, оптоэлектронных и др., и предназначено дл использовани в системах автоматики и вычислительной техники.The invention relates to bounce devices (bouncy signal level drops) that occur in switchable sensors, such as mechanical, optoelectronic, etc., and are intended for use in automation and computer systems.
Пель изобретени - повышение надежности работы устройства за счет ,устранени сбоев в случае, когда длительность дребезга и период следовани входных сигналов может измен тьс в несколько раз,Pel of the invention is an increase in the reliability of the device due to the elimination of failures in the case when the bounce duration and the follow-on period of the input signals can change several times,
На фиг,1 представлена функционгшь на схема устройства засшты от дребезга; на фиг,2 - временные диаграммы , по сн ющие работу схемы; на фиг. вариант схемной реализации формировател с внещним запуском,Fig, 1 shows the functionality of the device on bounce; Fig. 2 shows timing diagrams explaining the operation of the circuit; in fig. version of the circuit implementation of the driver with external launch,
Устройство защиты от ложных перепадов сигнала содержит инвертор 1 „ соединенный своим выходом с R-входом первого D-триггера 2, а своим входом соединенный с входной шиной и R-входом второго D-триггера 3, 1)-вход которого соединен с инверсным выходом первогр D-триггера 2,.3-входом третьего D-триггера 4 и первым входом первого элемента И 5, второй вход которого соединен с инверсным выходо второго D-триггера 3, R-входом третьего D-триггера 4 и D-входом первого D-триггера 2, тактовый вход которого соединен с тактовым входом вто- рого D-триггера 3 и выходом формировател 6 импульсов, вход которого соединен с выходом второго элемента И 7, первый вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8j| первый вход которого через элемент 9 задержки соединен с выходом инвертора 1, а второй вход соединен с входной шиной, выходы третьего D-триггера 4 вл ютс выходами устройства и инверсный выход соединен с его D-входом, а С-вход соединен с выходом первого элемента И 5 и вторым входом втор рго элемента И 7. Устройство работает следующим образом,The protection device against spurious signal drops contains an inverter 1 "connected by its output to the R-input of the first D-flip-flop 2, and its input connected to the input bus and the R-input of the second D-flip-flop 3, 1) - whose input is connected to the inverse output of the first D-flip-flop 2, .3-input of the third D-flip-flop 4 and the first input of the first element And 5, the second input of which is connected to the inverse output of the second D-flip-flop 3, R-input of the third D-flip-flop 4 and D-input of the first D- trigger 2, the clock input of which is connected to the clock input of the second D-trigger 3 and the photo output Dimmer 6 pulses, the input of which is connected to the output of the second element And 7, the first input of which is connected to the output of the element EXCLUSIVE OR 8j | the first input is through the delay element 9 connected to the output of the inverter 1, and the second input is connected to the input bus, the outputs of the third D-flip-flop 4 are device outputs and the inverse output is connected to its D input, and the C input is connected to the output of the first element And 5 and the second input of the second element of the 7. And the device works as follows
В момент времени Т происходит подача питани на элементы схемы. Состо ние входного сигнала, например 1, при этом на выходе инвертора 1 установитс состо ние О и на выходе D-триггера 2 - состо ние 1 D-триггер 3 может оказатьс в одномAt time T, power is supplied to the circuit elements. The state of the input signal, for example 1, while the output of the inverter 1 is set to the state O and the output of the D-flip-flop 2 - state 1 of the D-flip-flop 3 can be in one
из двух состо ний, так как на его Р-входе состо ние l, В первом из них, когда на его инверсном выходе состо ние О, D-триггер 4 по своему R-входу устанавливаетс в состо ние О, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 установившеес состо ние 1, на выходе первого элемента И 5 - состо ние О, запрещающееof two states, since at its P-input state l, In the first of them, when at its inverse output state O, D-flip-flop 4 is set to O state by its R-input, at the output of the element EXCLUSIVE OR 8 steady state 1, at the output of the first element And 5 - state O, prohibiting
запуск формировател 6, на выходе формировател 6 состо ние О.the start of the former 6, at the exit of the former 6, state O.
Такое состо ние элементов схемы вл етс исходным дл состо ни входного сигнала 1,This state of the circuit elements is the initial state of the input signal 1,
Во втором случае, когда на инверсном выходе D-триггера 3 окажетс состо ние 1, сформируетс разрешающий потенциал на выходе первогоIn the second case, when the inverse output of the D-flip-flop 3 is in state 1, a permitting potential is formed at the output of the first
элемента И 5, такой же потенциал будет и на входе формировател 6, при этом на выходе формировател 6 через врем , определ емое его параметрами , сформирован рабочий дл element And 5, the same potential will be at the input of the imaging unit 6, while the output of the imaging unit 6 through the time determined by its parameters
D-триггеров 2 и 3 фронт, по которому D-триггер 3 должен установитьс по инверсному выходу в исходное состо ние , в данном случае это состо ниеD-flip-flops 2 and 3 are the front, along which D-flip-flop 3 must be installed on the inverse exit to the initial state, in this case this state
30thirty
О, Если по причине, например, неустановившихс переходных процессовO, If due to, for example, unsteady transients.
по шине питани и т.п. D-триггер 3 е переключитс по этому фронту, форирователь 6 формирует импульсы с периодом Т до переключени D-триггера 3, т,е. до перехода схемы в исходное состо ние. После этого на выходе элемента И 7 установитс состо ние О, запрещающее.запуск формировател 6, выполненного как генератор с внешним запуском, работа которого заключаетс в формировании на своем выходе через заданное врем после сн ти запрещаюшего потенциала на его входе рабочего фронтаbus food, etc. D-flip-flop 3 e switches over this front, the forator 6 generates pulses with a period T to switch D-flip-flop 3, i, e. before the circuit goes to its initial state. After that, at the output of the element And 7, the state O is established, prohibiting the launch of the imaging unit 6, made as an generator with an external start, the work of which consists in forming at its output a predetermined time after the removal of the inhibitory potential at its input of the working front
сигнала дл управлени D-триггерами 2 и 3 и возврат в исходное состо ние при кратковременном по влении на входе запрещающего потенциала ,a signal to control the D-flip-flops 2 and 3 and return to the initial state during a short-term appearance at the inhibit potential,
При изменении входного сигнала из состо ни 1 в состо ние О и при наличии ложных перепадов во входном сигнале первым же перепадом доWhen the input signal changes from state 1 to state O, and if there are false drops in the input signal, the first one
логическогоlogical
5five
О по R-входу D-триггерO R-in D-trigger
VV
3 установитс по инверсному выходу в состо ние 1 и с R-входа D-триггера 4 сигнал обнулени снимаетс . После этого на выходе элемента И 5 сформируетс перепад, по котором D-триггер 4 установитс по пр мому3 is set at the inverse output to state 1, and from the R input of the D flip-flop 4, the zero signal is removed. Thereafter, at the output of the element 5, a difference is formed, according to which the D-flip-flop 4 is set along the direct
33
III IIIII II
1one
выходу в состо ние I и на втором входе элемента И 7 установитс состо ние 1, разрешающее запуск формировател 6, Однако, до тех пор, пока во входном сигнале присутствуют ложные перепады, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 по фронтам перепадов входного сигнала формируютс отрицательные импульсы с максимальной длительностью, равной времени задержки в элементе задержки 9 Т,, .the output to state I and the second input of the element And 7 is set to state 1, allowing the start of the imaging unit 6, However, as long as there are false drops in the input signal, negative pulses are generated at the output of the EXCLUSIVE OR 8 element on the edges of the input signal with a maximum duration equal to the delay time in the delay element 9 T ,,.
Величина С, определ етс минимальным временем, достаточным дл приведени формировател 6 в исходное состо ние.The value of C is determined by the minimum time sufficient to bring the former 6 to the initial state.
Таким образом, рабочий фронт на выходе формировател 6 сформируетс лишь при условии, что на его входе не по витс запрещающий потенциал в течение времени защитного интервала эи; которое выбираетс несколько большим, чем максимальный период поступлени импульсов ложных перепадовThus, the working front at the output of the imaging unit 6 is formed only under the condition that the inhibitory potential does not appear at its input during the guard interval time ei; which is chosen somewhat longer than the maximum period of arrival of false differential pulses.
После формировани фронта на выходе формировател 6 D-триггер 2 по инверсному выходу установитс в состо ние О и по S-входу .D-триггера 4 подтвердит состо ние I на его пр мом выходе. На выходе второго элемента И 7 по витс запрещающий потенциал, который прекратит формирование импульса на выходе формировател 6 и переведет его в исходное состо ние. Работа схемы при обратном изменении входного сигнала происходит аналогично, при этом по изменег : нию входного сигнала измен ет свое состо ние D-триггер 2, а по фронту формируемого формирователем 6 D- триггер 3, Состо ние D-триггера 4 определ етс состо ние на инверсных выходах D-триггеров 2 и 3, а в случае состо ний 1 на обоих этих выходах D-триггер 4 переключаетс по перепаду из состо ни О в состо ние l на его тактовом входе.After the formation of the front at the output of the imager 6, the D-flip-flop 2 will be set to the state O on the inverse output and will confirm the state I at its direct output on the S-input of the .D-trigger 4. At the output of the second element I 7 there is a inhibitory potential that will stop the formation of a pulse at the output of the imaging unit 6 and transfer it to the initial state. When the input signal is reversed, the circuit operates in the same way. In this case, D-flip-flop 2 changes its state by changing the input signal, and D-flip-flop 3 determines the state of D-flip-flop 4 on the front formed by shaper 6. the inverse outputs of the D-flip-flops 2 and 3, and in the case of state 1 on both of these outputs, D-flip-flop 4 switches over from the state O to state l on its clock input.
13453291345329
00
5five
00
Таким образом, данное устройство позвол ет при сохранении точности временного повторени сигналов обрабатывать сигналы, различающиес в несколько раз как по длительности, так и по параметрам ложных перепадов. Thus, this device allows, while maintaining the accuracy of the temporal repetition of signals, to process signals that differ by several times both in duration and in terms of the parameters of false drops.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864063727A SU1345329A1 (en) | 1986-04-28 | 1986-04-28 | Clutter protection device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864063727A SU1345329A1 (en) | 1986-04-28 | 1986-04-28 | Clutter protection device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1345329A1 true SU1345329A1 (en) | 1987-10-15 |
Family
ID=21236297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864063727A SU1345329A1 (en) | 1986-04-28 | 1986-04-28 | Clutter protection device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1345329A1 (en) |
-
1986
- 1986-04-28 SU SU864063727A patent/SU1345329A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1061255, кл. Н 03 К 5/01, 1982, Авторское свидетельство СССР № 1267600, кл. Н 03 К 5/153, 1984. .. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1345329A1 (en) | Clutter protection device | |
SU1267600A1 (en) | Device for protection against false drops of signal | |
SU1182648A1 (en) | Device for blocking pulsed signal | |
SU1522383A1 (en) | Digital pulse generator | |
SU1283955A1 (en) | Generator of single pulses | |
SU1626352A1 (en) | Single-shot pulse former | |
RU1798919C (en) | Device for testing pulse sequence | |
SU1471206A1 (en) | Unit for counting articles | |
SU509993A1 (en) | Automatic switch | |
SU1396269A1 (en) | Pulse duration selector | |
SU1511853A1 (en) | Converter of pulse train into square pulse | |
SU1312743A1 (en) | Device for decoding miller code | |
SU1667268A1 (en) | Device for preliminary synchronization | |
SU1529425A1 (en) | Device for gating delayed sampled signals | |
SU1690183A1 (en) | Comparator | |
SU1410170A1 (en) | Overcurrent relay | |
SU1758844A1 (en) | Former of pulse sequence | |
SU1091167A1 (en) | Device for checking pulse sequence source | |
SU1145471A1 (en) | Clock synchronization device | |
SU1529429A1 (en) | Device for protection of contacts from rattling | |
SU1177879A1 (en) | Frequency-phase comparator | |
SU1336229A1 (en) | Flip-flop device protected against pulse interferences | |
SU1262709A2 (en) | Device for checking pulse trains | |
SU1113885A1 (en) | One-shot multivibrator | |
SU1167574A1 (en) | Electronic time device |