SU253542A1 - DEVICE FOR PROGRAM MANAGEMENT - Google Patents
DEVICE FOR PROGRAM MANAGEMENTInfo
- Publication number
- SU253542A1 SU253542A1 SU1259339A SU1259339A SU253542A1 SU 253542 A1 SU253542 A1 SU 253542A1 SU 1259339 A SU1259339 A SU 1259339A SU 1259339 A SU1259339 A SU 1259339A SU 253542 A1 SU253542 A1 SU 253542A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- stage
- phase
- pulses
- pulse
- converter
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised Effects 0.000 description 1
Description
Предлагаемое устройство может найти применение при автоматизации производственных процессов с использованием управл ющей информации в унитарном импульсном коде, например , в качестве системы программного управлени металлорежущими станками.The proposed device can be used in the automation of production processes using control information in a unitary pulse code, for example, as a software control system for machine tools.
Известно устройство дл программного управлени с вводом информации в унитарном импульсном коде, содержащее фазовый датчик обратной св зи, двухкаскадный импульсно-фазовый преобразователь и два генератора тактовых импульсов.A device for software control with input of information in a unitary pulse code is known, which comprises a phase feedback sensor, a two-stage pulse-phase converter and two clock generators.
В импульсно-фазовом преобразователе такого устройства выходные импульсы первого каскада преобразовател проход т через делитель второго каскада с временной задержкой , величина которой определ етс моментом поступлени этих импульсов и носит случайный характер.In a pulse-phase converter of such a device, the output pulses of the first stage of the converter pass through the divider of the second stage with a time delay, the magnitude of which is determined by the moment of arrival of these pulses and is random.
Предложенное устройство отличаетс от известного тем, что выход одного из делителей второго каскада преобразовател соединен со входами делител и блока сложени - вычитани первого каскада импульсно-фазового преобразовател .The proposed device differs from the known one in that the output of one of the dividers of the second stage of the converter is connected to the inputs of the divider and the addition unit - the subtraction of the first stage of the pulse-phase converter.
Это повыщает точность преобразовани .This increases the accuracy of the conversion.
Блок-схема описываемого устройства приведена на чертеже.The block diagram of the described device is shown in the drawing.
2 и 2, делители частоты 3 и 3, 4 и 4, генератор 5 тактовых импульсов, датчик 6 обратной св зи, фазовый индикатор 7 и привод 8. Элементы 2, 3, 4 образуют первый каскад преобразовател унитарного кода в сдвиг фаз двух последовательностей низкочастотных импульсов . Элементы 2, 5, 4 и 5 образуют вто рой каскад импульсно-фазового преобразовател , включенный последовательно с первым. Он преобразует сдвиг фаз последовательностей низкочастотных импульсов с выхода первого каскада в сдвиг фаз двух высокочастотных последовательностей импульсов, используемых дл запитки датчика обратной св зи и выделени сигнала рассогласовани след щей системы.2 and 2, frequency dividers 3 and 3, 4 and 4, a generator of 5 clock pulses, a feedback sensor 6, a phase indicator 7 and a drive 8. Elements 2, 3, 4 form the first stage of the converter of the unitary code into the phase shift of two low-frequency sequences pulses. Elements 2, 5, 4, and 5 form a second stage of a pulse-phase converter connected in series with the first. It converts the phase shift of the low frequency pulse sequences from the output of the first stage to the phase shift of two high frequency pulse sequences used to energize the feedback sensor and extract the following error signal of the tracking system.
В качестве тактовых импульсов первого каскада используютс выходные импульсыThe output pulses are used as clock pulses of the first stage.
одного из делителей (3 или 4} второго каскада . Такое построение схемы системы управлени влечет за собой автоматическое уничтожение погрещностей преобразовани . Действительно , в этой схеме импульсы обеих выходных последовательностей первого каскада преобразовател синхронизированы частотой, равной частоте выходных импульсов делител 4, и поступают на вход второго преобразовател при одном и том же значении фазы этихone of the dividers (3 or 4} of the second stage. Such a construction of the control system entails the automatic destruction of conversion gaps. Indeed, in this scheme, the pulses of both output sequences of the first stage of the converter are synchronized with the frequency equal to the frequency of the output pulses of the divider 4, and are fed to the second converter at the same phase value of these
Если в качестве тактовых используютс выходные импульсы делител 4, моменты поступлени низкочастотных импульсов соответствуют посто нному значению фазы выходных импульсов делител , не завис щему от выходной информации системы управлени . Если же в качестве тактовых используютс выходные ймнульсы делител 3, моменты поступлени выходных импульсов первого каскада могут совпадать с различными значени ми фазы выходных импульсов генератора 5, однако это значение фазы всегда будет одинаковым дл импульсов обеих низкочастотных последовательностей , в результате чего их задержки будут равны между собой и погрешности импульсно-фазового преобразовател не возникнет .If the output pulses of the divider 4 are used as clock pulses, the moments of arrival of low-frequency pulses correspond to a constant value of the phase of the divider's output pulses, independent of the output information of the control system. If, however, the output pulses of the divider 3 are used as clock, the arrival times of the output pulses of the first stage may coincide with different phase values of the output pulses of generator 5, however this phase value will always be the same for the pulses of both low-frequency sequences, as a result of which their delays will be equal itself and the error of the pulse-phase converter will not occur.
Предмет изобретени Subject invention
Устройство дл программного управлени с вводом информации в унитарном импульсном коде, содержащее фазовый датчик обратной св зи, двухкаскадный импульсно-фазовый преобразователь и генератор тактовых импульсов, отличающеес тем, что, с целью повышени точности преобразовани , выход одного из делителей второго каскада преобразовател соединен со входами делител и блока сложени - вычитани первого каскада импульсно-фазового преобразовател .Device for software control with input of information in unitary pulse code, containing a phase feedback sensor, two-stage pulse-phase converter and clock pulse generator, characterized in that, in order to increase the conversion accuracy, the output of one of the divisors of the second stage of the converter is connected to the inputs divider and addition unit - subtraction of the first cascade of the pulse-phase converter.
: f:;f vv:-.:;v: : f:; f vv: -.:; v:
. .;- гл - ---Т . .; - Ch - --- T
. v-f .-:j : ; , . v-f .-: j:; ,
I /.(:A .-I /.(:A .-
Publications (1)
Publication Number | Publication Date |
---|---|
SU253542A1 true SU253542A1 (en) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6917191B2 (en) | Frequency measurement circuit | |
US4033633A (en) | Frequency control, and sensing circuit | |
SU253542A1 (en) | DEVICE FOR PROGRAM MANAGEMENT | |
CZ287914B6 (en) | Digital phase detector | |
US4664523A (en) | Apparatus for increasing the resolution of a laser gyroscope | |
US4722094A (en) | Digital rate detection circuit | |
US4978956A (en) | Apparatus for digital conversion and processing of analog inertial velocity or acceleration signals | |
GB2285548A (en) | Automatically-corrected ramp generator | |
SU408278A1 (en) | VPTbsozd | |
SU1596319A1 (en) | Device for comparing numbers accounting for tolerance | |
SU341029A1 (en) | ||
SU928345A2 (en) | Discrete pulse repetition frequency multiplier | |
SU1197083A1 (en) | Frequency-to-voltage converter | |
SU1522202A1 (en) | Device for multiplying frequency by code | |
SU1215027A1 (en) | Method of converting rotational speed and arrangement for accomplishment of same | |
SU534882A1 (en) | Frequency-Managed Signal Detector | |
SU426318A1 (en) | FREQUENCY CONVERTER TO CODE | |
SU690608A1 (en) | Frequency multiplier | |
SU892304A1 (en) | Device for measuring displacement parameters | |
SU976484A1 (en) | Harmonic signal generator | |
SU434381A1 (en) | DEVICE FOR PROGRAM MANAGEMENT | |
SU1233132A2 (en) | Fibonacci p-number sequence generator | |
SU1003315A1 (en) | Device for control of pulse repetition period | |
SU547802A1 (en) | Angular displacement transducer to code | |
SU1401576A1 (en) | Pseudorandom signal generator |