SU194421A1

SU194421A1 - DEVICE FOR DIVIDING NUMBERS PRESENTED BY NUMBER PULSE CODE

Info

Publication number: SU194421A1
Application number: SU1045848A
Authority: SU
Inventors: Ф. Васильев А.
Original assignee: Всесоюзный научно исследовательский , проектно конструкт; институт металлургического машиностроени; ЕСССО плтг рски ,

Description

-.-..:: -.- .. ::

Известны устройства дл делени чисел, представленных число-импульсным кодом, содержащие два /г-разр дных счетчика, две группы схем «И и линию задержки.Devices are known for dividing the numbers represented by a number-pulse code, containing two / g-bit counters, two groups of AND schemes and a delay line.

Предложенное устройство отличаетс от известных тем, что в нем выход каждого п - (/-1)-го разр да одного счетчика соединен с одним входом схемы «И одной группы, другой вход которого соединен с выходом i-ro разр да другого счетчика; выходы схем «И этой же группы соединены через линию задержки с входом первого счетчика. Это позвол ет уменьшить количество оборудовани . Дл повышени точности выполнени операции делени в устройстве выходы т средних разр дов второго счетчнка соединены с одними входами схем другой групны, число которых зависит от числа разр дов счетчика и требуемой точности выполнени онерадпп, на другие входы которых подаетс сигнал выдачи делимого; а выходы всех схем «И этой группы соединены с входами соответствуюш ,их разр дов второго счетчика.The proposed device differs from the known ones in that the output of each n - (/ -1) -th bit of one counter is connected to one input of an AND circuit of one group, the other input of which is connected to the output of the i-ro bit of another counter; the outputs of the circuits “And the same group are connected via a delay line with the input of the first counter. This reduces the amount of equipment. To improve the accuracy of the division operation in the device, the outputs m of the secondary bits of the second counter are connected to one input of another circuit, the number of which depends on the number of bits of the counter and the required accuracy of execution, to the other inputs of which a dividend output signal is applied; and the outputs of all circuits “And this group is connected to the inputs of the corresponding, their bits of the second counter.

На чертеже показано предложенное устройство .The drawing shows the proposed device.

Устройство дл делени чисел, представленных в последовательном единичном коде,A device for dividing numbers represented in a sequential unit code

В устройстве счетчик / делител включен на вычитание, а счетчик 2 делимого на с;10женне , нрнчем выходы триггеров младших четвертого и шестого разр дов в зависнмостнIn the device, the counter / divider is turned on for subtraction, and the counter 2 is divisible by s; however, at the same time, the outputs of the triggers of the fourth and sixth bits in the dependencies

от требуемой точности) нервого счетчика нодсоединены к унравл юш им входам схем «И J-/, к сигнальным входам которых нодключены выходы старших разр дов счетчика 2 (старший разр д счетчика - к схеме «И J;depending on the required accuracy of the nerve counter, are connected to the inputs of the “And J- /” circuits, to whose signal inputs the outputs of the higher bits of counter 2 are connected (the most significant bit of the counter is connected to the “And J;

разр д, предшествующий старшему разр ду , - к схеме «И 4 и т. д.). Все выходы схем «И J-7 через линию задерлчки И поданы на вход счетчнка 2. Дл повышени точности делени при значительных отклонени х величины делител от единицы (до 10-14 /о) выходы триггеров четвертого и н того разр дов счетчика I нодсоединены к управл ющим входам схем «И iJ и 10, сигнальные выходы которых нодключсныthe bit preceding the highest bit is to the “I 4 scheme, etc.). All the outputs of the "And J-7" circuits through the delayer line AND are fed to the input of the counter 2. To increase the division accuracy with significant deviations of the divider from one (up to 10-14 / o), the outputs of the fourth and last bits of counter I are connected to control inputs of the circuits “And iJ and 10, the signal outputs of which are connected

к входам нервого и второго триггеров младших разр дов этого же счетчика.to the inputs of the nerve and second triggers of the lower bits of the same counter.

Разберем принцип работы устройства на конкретном нримере.Let us examine the principle of operation of the device on a specific nrimer.

1,0846, 1.0846,

Пусть требуетс разделитьLet it be required to divide

0,9220.922

импульсами (более чем 200 импульсами дл решени с точностью не хуже iVo)Тогда , применительно к данному примеру, а 256,0, импульсов, 256 импульсов,pulses (more than 200 pulses to solve with accuracy no worse than iVo) Then, for this example, but 256.0 pulses, 256 pulses,

делитель (1-ы): 256-20 236 импульсов, /V 256,1,0846 277,7 импульса.divider (1-s): 256-20 236 pulses, / V 256.1.0846 277.7 pulses.

Делитель в виде 236 имнульсов поступает в счетчик Л в результате произведенного вычитани 256-236 в нем остаетс величина cz 20 импульсам, т. е. триггеры третьего и п того разр дов оказываютс в состо пин «I, и схемы «И 3-7 открыты.The divider in the form of 236 pulses enters the counter L as a result of subtraction 256-236. The value cz 20 pulses remains in it, i.e. the third and fifth bit triggers are in the states "I, and the schemes" And 3-7 are open .

Теперь задача устройства состоит в том, чтобы при поступлении делимого в счетчик 2 на каждые 236 импульсов равномерно по мере поступлени делител в счетчик 2 добавить а 20 импульсам. В таком случае погрешность частного в любой момент времени составила бы не более ± 1 импульса (в приведенном примере меиьше 0,).Now the task of the device is to ensure that when a dividend is received in counter 2 for every 236 pulses evenly as the divider arrives at counter 2, add to 20 pulses. In this case, the error of the quotient at any instant of time would be no more than ± 1 pulse (in the given example, less than 0,).

Действительно, в этом случае частное получилось бы /V + 20+20 - 277,7 им236Indeed, in this case the quotient would turn out to be / V + 20 + 20 - 277.7 im 236

пульса, 0,7 импульса в счетчик 2 не поступает, и погрешность составл ет --- 100 0,250/0.pulse, 0.7 pulse to counter 2 is not received, and the error is --- 100 0.250 / 0.

/ / } / / /} /

В устройстве роль пропорциональной добавки в основном выполн ют при помощи счетчика / схемы «И 3-7 и линии задержки 8.In the device, the role of proportional addition is mainly performed using an AND 3-7 counter / circuit and a delay line 8.

Но эта схема дает дополнительную погрешность , т. е. величину а она добавл ет не иа 236 импульсов, как требуетс , а па 256.But this scheme gives an additional error, i.e., the value of a and it adds not 236 pulses, as required, but pas 256.

Схемы 3-7 включены так, что с их помош;ью частное в любой момент времени имеет погрешность ± 1 импульс, т. е. разбивка и добавление величины ос к делимому осуш:ествл етс равномерно по мере поступлени последнего в счетчик 2.Schemes 3-7 are included so that with their help, the quotient at any time has an error of ± 1 pulse, i.e., the breakdown and the addition of the value of the axis to the divisible drying: is evenly distributed as the latter arrives at the counter 2.

Выполн етс это следуюш,им образом. Выходные сигналы восьмого разр да счетчика 2 через схему 3 седьмого разр да, через схему 4 и т. д. подаютс через линию задержки на вход счетчика 2. Эти выходные сигналы формируютс при перебросе триггеров соответствуюш ,его разр да из состо ни «О в состо иие «1..:This is accomplished in the following way. The output signals of the eighth bit of counter 2 through circuit 3 of the seventh bit, through circuit 4, etc., are fed through the delay line to the input of counter 2. These output signals are generated when the flip-flops are triggered correspondingly, its bit from and "1 ..:

Дл уменьшени погрешностей в устройство включепы схемы «И 9 и 10. Действие их сводитс к следуюш;ему. Если в счетчике / величина ее составл ет от 8 до 15 импульсов, то триггер четвертого разр да остаетс в состо нии «1, схема 9 открываетс , и сигналIn order to reduce the errors in the device, the "And 9 and 10" circuits are included. Their operation is as follows; If in the counter / its value is from 8 to 15 pulses, the fourth bit trigger remains in the state "1, the circuit 9 opens, and the signal

«выдача делимого через схему 9 поступает непосредственно на вход первого разр да, и к а прибавл ет одну единицу. Если величина а составл ет от 16 до 23 импульсов, будет открыта схема 10, и тот же сигнал добавл ет“The output of the dividend through scheme 9 goes directly to the input of the first bit, and adds a one to a. If the value of a is between 16 and 23 pulses, the circuit 10 will be opened, and the same signal will add

к а две единицы. При а 24-31 импульса открыты оба ключа, и к а добавл етс три единицы.To and two units. With a 24-31 pulse, both keys are opened, and three units are added to a.

Таким образом, и эти погрешности оказываютс приведенными к ± 1 импульсу.Thus, these errors are reduced to ± 1 pulse.

Предмет изобретени Subject invention

Устройство дл делени чисел, представленных число-импульсным кодом, содержаш;ее два /г-разр дпых счетчика, две группы схем «И и линию задержки, отличающеес тем, что, с целью уменьшени количества оборудовани , выход каждого п-(/-1)-го разр даA device for dividing the numbers represented by the number-pulse code contains; two / g-razdyh counter, two groups of AND schemes and a delay line, characterized in that, in order to reduce the amount of equipment, the output of each n - (/ - 1 a) dd yes

одного счетчика соединен с одним входом схемы «И одной группы, другой вход которой соединен с выходом /-го разр да другого счетчнка , выходы схем «И этой же группы соединены через линию задержки с входом иервогоone counter is connected to one input of the circuit "And one group, the other input of which is connected to the output of the / th bit of another counter, the outputs of the circuits" And the same group are connected via a delay line to the input of the first

счетчика.counter.

2. Устройство по п. 1, отличающеес тем, что, с целью повышени точности, выходы т средних разр дов второго счетчика соединены с одними входами схем «И другой группы, число которых зависит от числа разр дов счетчика и требуемой точности выполнени операции , па другие входы которых подаетс сигпал выдачи делимого, а выходы всех схем «И этой группы соединены с входами соответствуюших разр дов второго счетчика.2. The device according to claim 1, characterized in that, in order to improve accuracy, the outputs m of the average bits of the second counter are connected to one input of the circuits And another group, the number of which depends on the number of bits of the counter and the required accuracy of the operation, pa the other inputs of which are supplied are the sigpal of the distribution of the dividend, and the outputs of all the circuits And of this group are connected to the inputs of the corresponding bits of the second counter.

Составитель Б. П. Тимохин Редактор Л. А. У1ехина Техред Т. П. КурилкоCompiled by B. P. Timokhin Editor L. A. U1ekhina Tehred T. P. Kurilko

Корректоры: Е. Ф. Полионова и Г. И. ПлешаковаProofreaders: E. F. Polionova and G. I. Pleshakova