SU1807490A1 - Device for controlling digital communication channels - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано для испытаний мультиплексных последовательных каналов связи и их оконечных устройств.

Целью изобретения является повышение достоверности контроля цифровых каналов связи за счет обнаружения в ответных сообщениях ошибок большего числа видов.

На фиг. 1 приведена структурная схема заявляемого устройства, где показаны блок интерфейса (БИ) 1, оперативное запоминающее устройство (ОЗУ) 2. мультиплексор адреса (МА) 3, счетчик адреса (СчА) 4. регистр команды (РК) 5, счетчик слов (СчСл) 6. первый дешифратор (ДИН) 7. счетчик паузы (СчП) 8. per истр сдвига (PC) 9. счетчик состояний (СчСо) 10, второй дешифратор (ДШг) 11, блок 12 формирования сигнала ошибки (БФСО). информационный вход-выход 13. управляющий вход 14, адресный вход 15, вход 16 сигнала увеличения адреса передачи, вход 17 последовательного кода, вход 18 сигнала признака ответного слова, вход 19 сигнала увеличения адреса приема, вход 20 сигнала признака паузы, вход 21 сигнала недостоверности слова, первый вход 22 синхронизации. второй вход 23 синхронизации, выход 24 последовательного кода, выход 25 сигнала ошибки.

1807490 А1

Ниже рассматривается практическая реализация заявляемого устройства для контроля цифровых каналов связи,

Блок 1 интерфейса выполнен на двух микросхемах 8-ми разрядных магистральных приемопередатчиков типа КР588ВА1, включенных независимо для работы на 16ти разрядные шины, причем информационный вход-выход устройства подключен к вывйдам 16-23, а внутренняя двунаправленная шина устройства подключена к выводам 06-13 обеих микросхем.

Оперативное запоминающее устройство 2 выполнено на двух микросхемах ЗУ типа КР537РУ8А, включенных параллельно по адресным входам (выводы 1-8, 19. 22, 23 обеих микросхем) и составляющих вход ОЗУ(2 на фиг. 1), независимо по выводам 9-11, 13-17 обеих микросхем, подключенным к 16-ти разрядной внутренней шине, и составляющим вход-выход ОЗУ.

Мультиплексор 3 адреса выполнен на четырех микросхемах мажоритарно-мультиплексорных элементов типа К561ИК1, выводы 1, 3, 5 которых являются первым информационным входом: выводы 2, 4, 6 вторым информационным входом, выводы 15, 13, 11 - третьим информационным входом: выводы 14, 12, 10 - выходом, а выводы 7 и 9 - первым и вторым управляющими входами.

Счетчик 4 адреса выполнен на трех микросхемах двоичных счетчиков типа К561ИЕ10, в которых 4-х-разрядные счетчики соединены в две группы, каждой из них - по три последовательно соединенных счетчика. Выводы 3-6. 11-14 первой микросхемы и выводы 3-6 второй микросхемы являются первым выходом счетчика, выводы 11-14 второй микросхемы и выводы 3—6, 11-14 третьей микросхемы - вторым выходом счетчика.·

Вывод 1 первой микросхемы является первым счетным входом счетчика, вывод 9 второй микросхемы - вторым счетным входом счетчика.

Регистр 5 команды. 16-ти разрядный регистр команды выполнен на двух микросхемах восьмиразрядных регистров типа К56114Р6. Выводы 16-23 обеих микросхем являются входом регистра, выводы 4-8 первой микросхемы выполняют функцию второго выхода регистра, выводы 1-4 первой микросхемы и выводы 1-8 второй микросхемы являются первым выходом регистра.

Счетчик 6 слов и первый дешифратор 7 выполнены на двух микросхемах счетчиков типа К56114Е11, каждый из которых имеет встроенный дешифратор. Вывод 7 переноса первой микросхемы соединен с входом 5 переноса второй микросхемы, а выход 7 переноса второй микросхемы является выходом дешифратора. Выводы 4, 12. 13, 3 первой микросхемы и вывод 4 второй микросхемы являются установочным входом счетчика, Выводы 15 обеих микросхем являются счетным входом счетчика. Шина связи выхода счетчика 6 слов с входом дешифра- тора 7 реализуется внутри упомянутой микросхемы.

Счетчик 8 паузы выполнен на микросхеме двоичного счетчика типа 1564ИЕ7, причем вывод 11 является разрешающим входом счетчика, вывод 5 - счетным входом счетчика, а выводы 3, 2, 6, 7 составляют выход счетчика.

Регистр 9 сдвига. 16-разрядный регистр сдвига выполнен на двух микросхемах универсальных 8-разрядных регистров сдвига типа 533ИР28 и микросхеме 2 ИЛИ-НЕ типа 1564ЛЕ1. причем выводы 2 и 3 последней являются первым и вторым входами синхронизации устройства, а вывод 1 микросхемы 2 ИЛИ-НЕ соединен с выводами 14 обоих регистров сдвига. Вывод 16 первой микросхемы регистра 9 сдвига соединен с выводом 4 второй микросхемы этого регистра. Вывод 4 первой микросхемы является входом последовательного кода устройства, а вывод 16 второй микросхемы является выходом последовательного кода устройства. Выводы 5-8, 17-20 обеих микросхем 1564ЛЕ1 представляют собой 16-разрядный вход-выход регистра 9 сдвига.

Счетчик 10 состояний выполнен на половине микросхемы типа К561ИЕ10, содержащий два 4-разрядных двоичных счетчика. Выводы З и 4 являются выходом счетчика состояний, вывод 1 - его счетным входом, а вывод 7 - входом установки в нуль.

Второй дешифратор 11 выполнен на микросхемах типа 1564ЛА2 (логический элемент 8И-НЕ) и КР556Р.Т1 (программируемая логическая матрица). Схема второго дешифратора изображена на фиг. 2. Кодировка микросхемы КР556РТ1 реализована последующим логическим выражениям:

DI = А4 · А5 __ __

D2 = А4 · А5 · А2/Д4 · Д5 · АО '· А2 D3 = А4 · А5 -Д13 А1 /А4 · А2 D4^_A4 · А5 · АЗ · А2 *Ά4 · А5 · АЗ · • Α2νΆ4 · А5 · А6 ·_Α0 ·_Α1 ·_Α7 · А8 · • Δ2.-Α10 -А11 · А7 А8 · А9 А10 •КГ1/А4 А5 · А6 - АО · А2 ·Α1 · 7ГГ ·, Α8 · А9 ·Α ίθ '^rA1_i' А7 · А8 · ΆΤ • А10 ’ А11 ✓ А4 · А5 · А6_- А1 · АГ⁷

А8 · А9 ·._ · А10 · А1 1 А7 · АЯ · А9 • А10 · All «Ά4 ·Α5 · Α6 · Α12 · Α1 · Α7 · Α8 · Α9 • Α10 AW/ __ __ __*

VA4 · Α5 A6rA12 . Α1 · Α7 Α8 · Α9 • Α10 · ΑΪΤ ’ ___

D5 = A4 ·Α5 · Α13 -А1\0\4 · Α5 · Α6 ·Α2 ·Α7 ·Α8 ·Α9 - ΑΤΟ · Α11 · Ά7 ·Αδ ’ ^A9.J. Α10 · Α11 ν' ___ _______________

V Α’4 · Α5 · Α6 _· АО · Α7 · А8 '· Α9 • Κΐΰ Αΐΐ ·Ά7 - AS · · θΓ· МТУ /А4 -АГ · Α12 ·Α2 · Α7 · Α8 · Α9 Ά10 · Α11 V /А4 · Α5 · Α12 · Α2 · Α7 · Α8 · Α9 • A10_j А11И __ __ __

V Α4 · Α5 · Α12 · Α2 · Α7 · Α8 · Α9 • AID · Α11ΐ/ ·

Ί/Α4 · Α5· Α12 · Α2 · Α7 · Α8 Α9 • Α10 · Α11

Блок 12 формирования сигнала ошибки. Этот блок выполнен на двух микросхемах типа 1564ЛИЗ (31/1) и одной микросхемы типа 1.564ЛЕ4 (ЗИЛИ-НЕ). Электрическое соединение этих микросхем в блоке 12 приведено на фиг. 3.

Устройство для контроля цифровых каналов связи работает следующим образом. В режиме ЗАГРУЗКА через блок 1 интерфейса в ОЗУ 2 загружают командные (КС) и информационные (ИС) слова для обмена информацией. В режиме РАБОТА, который устанавливается процессором (вне устройства), заявляемое устройство осуществляет последовательную выдачу этих слов, а затем принимает и анализирует ответные сообщения.

В зависимости от переданной команды ответные сообщения могут быть трех типов (см. фиг. 4):

1) ОС (ответное слово) - фиг. 4а,

2) ОС + ИС (информационное слово) фиг. 46.

• 3) ОС + ( №<ИС) - фиг. 4в. где N - целое число.

Как отмечалось, при приеме необходимо, контролировать длину слова, четность слова, время ответа, тип слова (ОС. ИС), непрерывность сообщения (отсутствие пауз между словами), количество слов (соответствие указанному в команде).

При несоблюдении любого из заданных шести условий блок 12 формирования сигнала ошибки вырабатывает на выходе 25 сигнал, по которому процессор повторяет цикл обмена, либо с помощью других команд пытается выяснить причину ошибки. В режиме РАБОТА по сигналу, поступающему на управляющий вход 14. мультиплексор 3 адреса подключает к адресным входам ОЗУ 2 выходы счетчика 4 адреса. Из упомя нутого ОЗУ считывается командное слово (КС) и записывается в регистр 5 команды и в регистр 9 сдвига, из которого затем последовательно по сигналу, поступающему на вход 23 синхронизации, передается на выход 24.

Считываемое из ОЗУ командное слово содержит биты адреса; бит, определяющий направление передачи данных; биты подадреса или признаки команды управления; биты количества слов или кода команды управления (фиг. 5). Если бит направления передачи данных равен нулю, то вслед за командой в систему передаются информационные слова. При этом ответное сообщение состоит из одного ответного слова. Если бит направления передачи данных равен единице и имеется признак команды управления (коды 00000 или 11111), то возможны ответные сообщения, состоящие как из одного ответного слова, так. и из ответного слова с информационным словом, в зависимости от кода команды управления. Если же нет признака команды управления, то после команды вслед за паузой должно следовать ответное сообщение, состоящее из ответного слова и N информационных слов (Ν равно двоичному числу, записанному в поле количество слов, фиг. 5).

Таким образом, командное слово, записанное в регистр.5 команды, позволяет определить вид ожидаемого ответного сообщения. С выходов регистра 5 команды код количества слов записывается (по установочному входу) в счетчик 6 слов, а разряды направления передачи данных, признаков кода управления и самого кода управления поступают на дешифратор 11. После передачи командного сообщения на счетчик 8 паузы поступает сигнал признака паузы с входа 20 устройства, который разрешает подсчет импульсов синхронизации, поступающих на вход 22. Выходы разрядов счетчика 8 паузы подключены к первому входу блока 12. Последний вырабатывает сигнал ошибки на выходе 25 устройства при превышении числом в счетчике 8 заданного значения. Слова ответного сообщения в последовательном коде поступают на регистр 9 сдвига через вход 17 устройства и записываются в ОЗУ 2. Адрес записи формируется на счетчике 4 адреса, который управляется сигналом увеличения адреса приема со входа 19 устройства. Сигнал увеличения адреса приема, свидетельствующий о поступлении слова, подается на вход дешифратора 11. который вырабатывает сигналы, управляющие счетчиком 10 состояний, счетчиком 6 слов, мультиплексором 3 адреса и блоком 12 формирования сигнала ошибки. Кроме того.

на входы дешифратора 11 поданы сигналы с выхода регистра 5 команды, определяющий тип ответного сообщения, сигнал с выхода дешифратора 7, сообщающий о п(?лучении N слов данных, сигнал с выхода 5 счетчика 10 состояний, сигнал признака паузы с входа 20 и сигнал признака ответного слова с входа 18.

Рассмотрим конкретный случай, когда ожидается ответное сообщение, состоящее 10 из ответного слова и четырех информационных слов (фиг. 6а). При этом в счетчик б елов будет записано число 4. При поступлении сигнала увеличения адреса приема с входа 19 на дешифратор 11 последний вырабаты- 15 вает сигнал перехода, увеличивающий состояние счетчика 10 на единицу, т.е. переводящий его из исходного состояния 0 в состояние 1 (фиг. 66). В этом состоянии отсутствие сигнала признака ответного 20 слова на входе 18 (т.е. неверный тип слова) вызовет в дешифраторе 11 формирование сигнала ошибки в сообщении (ОШС), поступающего на вход блока 12. Помимо того, в этом состоянии снятие сигнала увеличения 25 адреса приема со входа 19 вызовет появление в дешифраторе 11 нового сигнала перехода, переводящего счетчик 10 в следующее состояние 2 (фиг. 66). В состоянии ”2” поступление новых слов, сопровождающихся 30 сигналами на входе 19 вызывает формирование сигнала управления счетчиком 6 слов, работающим на вычитание. В состоянии ”2” в отличие от состояния ”Г не отсутствие, а наличие сигнала признака ответного слова на входе 18 (неверный тип слова) вызовет в дешифраторе 11 формирование ейг.нала ошибки в сообщении (ОШС), поступающего на вход блока 12 (фиг. 6в). При достижении счетчиком 6 нуля срабатывает дешифратор 7, подавая на вход дешифратора 11 сигнал, из которого будет сформирован очередной сигнал перехода и счетчик 10 будет переведен в состояние 3 (фиг, 66).

В состоянии ”3 уже не должно быть 45 поступления слов. Поэтому при появлении на входе 19 сигнала увеличения адреса приема (т.е. Ори поступлении лишнего слова) так»^ будет выработан дешифратором 11 сигнал ошибки в сообщении (ОШС), что сви- 50 детельствует о неверном количестве слов (фиг. 6г).

В состояниях 1” и 2. т.е. во время сообщения, появление на входе дешифратора 11 сигнала признака паузы с входа 20 55 также вызовет формирование сигнала ОШС (фиг. 6д). Так будет обнаружено нарушение непрерывности ответного сообщения.

Аналогично дешифратор 11 и счетчик 10 состояний будут работать при других видах ответных сообщений.

Во всех состояниях, кроме исходного, формируется сигнал, управляющий мультиплексором 3 адреса.

Блок 12 вырабатывает сигнал ошибки, поступающий на выход 25, либо при наличии сигнала ОШ С от дешифратора 11, либо при наличии сигнала недостоверного слова на входе 21. либо, если на входы блока 12 одновременно воздействуют сигнал ожидание ответа от дешифратора 11 и кодовый сигнал от счетчика 8 паузы, код числа которого превышает код заданного* времени ответа. Упомянутый кодовый сигнал также устанавливает в исходное состояние счетчик 10. После этого устройство готово к следующему циклу работы. _?

Таким образом, помимо ошибок в длине слова, четности слова, количестве слов и во времени ответа в ответном сообщении дополнительно выявляются нарушение непрерывности и неправильный тип слова.

Технико-экономическая эффективность заявляемого устройства состоит в том, что повышается достоверность контроля цифровых каналов связи благодаря обнаружению в ответных сообщениях ошибок, связанных со всеми основными критериями достоверности. Это обеспечивает более эффективное использование испытуемых цифровых каналов связи, широко применяемых 35 во многих, областях науки и техники. Вместе с тем получение полной информации о достоверности ответных сообщении позволя• ет более оперативно и более экономично эксплуатировать аппаратуру с цифровыми 40 каналами связи, где ведется двусторонний обмен информацией.

Claims (1)

1. Формула изобретения . Устройство для контроля цифровых каналов связи, содержащее блок интерфейса, первый вход-выход которого соединен соответственно с входом-выходом регистра сдвига, входом-выходом блока опёратив·? ной памяти, входом регистра команды, счетчик адреса, первый выход которого соединён с первым информационным входом мультиплексора адреса, выход которого подключен к информационному входу блока оперативной памяти, счетчик слов, выход которого соединён с входом первого дешифратора, счетчик паузы, выход которого подключен к первому входу блока формирования сигнала ошибки, счетный вход счетчика пауз соединен с первым синхронизирующим входом регистра сдвига и является первым входом синхрониза

   9 1807490 10 ции устройства, второй синхронизирующий вход регистра сдвига является вторым входом синхронизации устройства, информационный вход регистра сдвига является входом последовательного^ кода устройства, а выход регистра сдвига является выходом последовательного кода устройства, отличающееся тем, что, с целью повышения достоверности контроля цифровых каналов связи, в него введены второй дешифратор и счетчик состояний, первый выход второго дешифратора соединен с первым управляющим входом мультиплексора адреса, второй выход второго дешифратора соединен со счетным входом счетчика слов, третий выход второго дешифратора - с вторым входом блока формирования сигнала ошибки, четвертый выход второго дешифратора - с третьим входом блока формирования сигнала ошибки, пятый выход второго дешифратора - со счетным входом счетчика состояний, выход которого подключен к первому входу второго дешифратора, первый выход блока формирования сигнала ошибки подключен к входу установки в 0 счетчика состояний, первый и второй выходы регистра команды подключены соответ ственно к установочному входу счетчика слов и второму входу второго дешифратора, третий вход которого соединен с выходом' первого дешифратора, второй выход счетчика адреса подключен к второму информационному входу мультиплексора адреса, третий информационный и второй управляющий входы которого являются соответственно адресным и управляющим входами устройства, второй вход-выход блока интерфейса и первый счетный вход счетчика адреса являются соответственно информационным входом-выходом и входом сигнала увеличения адреса передачи устройства, четвёртый вход второго дешифратора объединен с разрешающим входом счетчика пауз и является входом сигнала признака паузы, пятый вход второго дешифратора объединен с вторым счетным входом счетчика адреса и является входом сигнала увеличения адреса приема устройства, шестой вход второго Дешифратора, четвертый вход и второй выход блока формирования сигнала ошибки являются соответственно входом сигнала признака ответного слова, входом сигнала недостоверности, слова и выходом сигнала ошибки устройства.

   КР55СРТ2 к^л.з К <5> · 6

   Аал./2

   Κόλ /2

   X <5л. 10Фиг. а

   0т ex. 2/

   От 8л. //

   От 8л. U

   0т8лЛ I

   К аь/х. 25

   К&. W

   Фиг, 3

   ΟΣΖ1 f СС | ис ~|__,

   ф)

   5}

   -..Гос | ис< } . .{нс» )

   έ).

   Фиг. 4

   Ош с ’ -. Оша

   XOMQHANoe СЛО&О гп

   J

   Неверное количество слое _[ ' ' Фиг. ё '