SU1753465A2 - Basis function system generator - Google Patents

Basis function system generator Download PDF

Info

Publication number
SU1753465A2
SU1753465A2 SU904844348A SU4844348A SU1753465A2 SU 1753465 A2 SU1753465 A2 SU 1753465A2 SU 904844348 A SU904844348 A SU 904844348A SU 4844348 A SU4844348 A SU 4844348A SU 1753465 A2 SU1753465 A2 SU 1753465A2
Authority
SU
USSR - Soviet Union
Prior art keywords
functions
input
generator
output
bit
Prior art date
Application number
SU904844348A
Other languages
Russian (ru)
Inventor
Геннадий Николаевич Аристов
Original Assignee
Дальневосточный Филиал Научно-Исследовательского Института "Аргон" Научно-Производственного Объединения "Персей"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Дальневосточный Филиал Научно-Исследовательского Института "Аргон" Научно-Производственного Объединения "Персей" filed Critical Дальневосточный Филиал Научно-Исследовательского Института "Аргон" Научно-Производственного Объединения "Персей"
Priority to SU904844348A priority Critical patent/SU1753465A2/en
Application granted granted Critical
Publication of SU1753465A2 publication Critical patent/SU1753465A2/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано , например, в цифровых системах передачи данных. С целью расширени  функциональных возможностей генератора путем формировани  М систем функций. определ емых N/2-x элементным системообразующим вектором и инвариантных к основанию степенного базиса, генератор содержит два n-разр дных счетчика (N 2 - размерность системы функций), п элементов НЕ, п (т + 1)-разр дных коммутаторов (т - число разр дов в двоичном представлении числа М/2 - 1, М - число значений, принимаемых функци ми, М - четное целое число ), сумматор по mod М/2, п регистров сдвига, п + 1 ключевых элементов, п формирователей дополнительного кода, п-разр д- ный коммутатор, детектор р дом сто щих единиц, три преобразовател  кодов, формирователь п временных стробов, вход задани  системы функций, вход тактовых импульсов, функциональный выход, выход номера генерируемой функции, выход конца периода генерируемых функций. 1 табл.. Зил. «W еThe invention relates to automation and computing and can be used, for example, in digital data transmission systems. In order to expand the functionality of the generator by the formation of M systems of functions. determined by the N / 2-x elementary system-forming vector and invariant to the base of the power basis, the generator contains two n-bit counters (N 2 is the dimension of the system of functions), n elements NOT, n (t + 1) -discal switches (t - the number of bits in the binary representation of the number M / 2 - 1, M - the number of values taken by the functions, M - even integer), modulo M / 2, n shift registers, n + 1 key elements, n formers additional code, n-bit switch, a detector of standing units, three code converters, ovatel n time gates, input specifying functions of system clock input, functional output numbers generated output function, the output end of the period the generated functions. Table 1 .. Zil. "W e

Description

Изобретение относитс  к автоматике и вычислительной технике, может быть использовано , например, в цифровых системах передачи данных, и  вл етс  усовершенствованием устройства по авт. св. ISb 1753465.The invention relates to automation and computing, can be used, for example, in digital data transmission systems, and is an improvement of the device according to the author. St. ISb 1753465.

Известен генератор функций Уолша, содержащий элемент НЕ, четыре элемента И, два n-разр дных счетчика, два элемента ИЛИ, n-входовый сумматор по mod 2, п-1 сумматоров по mod 2 первой группы, п-1 сумматоров no mod 2 второй группы, п коммутаторов .A Walsh function generator is known that contains an element NOT, four AND elements, two n-bit counters, two OR elements, an n-input mod 2 modulator, n-1 modulo modulators 2 of the first group, n-1 adders no mod 2 second groups, n switches.

Данный генератор формирует базисные функции Уолша, принимающие значени  i 1, что  вл етс  его недостатком, такThis generator forms Walsh basis functions, taking values i 1, which is its disadvantage, so

VIVI

как не позвол ет формировать другие систе- у мы базисных функций.СОas it does not allow to form other systems of basic functions.

Наиболее близким к предлагаемому по Јь технической сущности  вл етс  генератор О систем базисных функций, содержащий (Jp| два n-разр дных счетчика (N-2 - размер- « ность системы функций), п элементов НЕ, Р n(m + 1)-разр дных коммутаторов (т - число hO разр дов в двоичной представлении числа М/2-1, М - число значений, принимаемых функци ми, М - четное целое число, сумматор по mod М/2, л регистров сдвига, п ключевых элементов, п формирователей дополнительного кода, n-разр дный коммутатор , детектор р дом сто щих единиц, три преобразовател  кодов, формирователь п временных стробов, вход задани  системыThe closest to the proposed technical entity is the O system of basic functions, containing (Jp | two n-bit counters (N-2 - the size of the system of functions), n elements HE, P n (m + 1) -bit switches (t is the number of hO bits in the binary representation of the number M / 2-1, M is the number of values accepted by the functions, M is an even integer, modulo M / 2, l shift registers, n key elements , additional driver shapers, n-bit switch, detector of a number of standing units, three code converters, driver n time gates, input specifying system

функций, вход тактовых импульсов, функциональный выход, выход номера генерируемой функции, выход конца периода генерируемых функций, в котором счетный вход первого счетчика и входы синхронизации п регистров сдвига подключены к входу тактовых импульсов генератора, разр дные выходы первого счетчика подключены к входам элемента И, выход которого подключен к входу управлени  записью п регистров сдвига, счетному входу второго счетчика и выходу конца периода генерируемых функций генератора, разр дные выходы второго счетчика подключены к входу детектора р дом сто щих единиц, входу данных первого преобразовател  коде первому информационному входу n-разр дного коммутатора, входу формировател  п временных стробов и выходу номера генерируемой функции генератора , выход формирователи п временных стробов подключен к первому информационному входу второго преобразовател  кодов и управл ющему входу первого преобразовател  кодов, выход которого подключен к второму информационному входу n-разр дного коммутатора, управл ющий вход которого подключен к выходу детектора р дом сто щих единиц, выход n-разр дного коммутатора подключен к второму информационному входу второго преобразовател  кодов, выходы разр дов с 1-го по n-й которого соединены соответственно с управл ющими входами с 1-го по n-й ключевых элементов, выходы разр дов с 1-го по (п + 1)-й второго преобразовател  кодов подключены к входу третьего преобразовател  кодов, выходы разр дов с 1-го по n-й которого подключены к входам управлени  соответственно с 1-го по n-й (т + 1)-разр дных коммутаторов, выходы которых подключены к соответствующим входам сумматора no mod M/2, выход которого соединен с функциональным выходом генератора, 1-  разр дна  группа параллельного входа 1-го регистра сдвига (I - 1, N/2 , i 1,п) соединена с (I 2м)-й разр дной группой входа задани  системы функций генератора (размер группы равен m + 1), выход N/2 -и разр дной группы 1-го регистра сдвига подключен к входам данных i-ro ключевого элементы, выходы которых соединены о входами соответствующих формирователей дополнительного кода и первымич/жформационными входами соответствующих (т + 1)-разр дных коммутаторов , вторые информационные входы которых подключены к выходам соответствующих формирователей дополнительного кода, первый выход М/2 -й разр дной группы 1-го регистра сдвига через 1-й элемент НЕfunctions, clock input, function output, output of the generated function number, output of the end of the period of generated functions, in which the count input of the first counter and the synchronization inputs and shift registers are connected to the input of the generator clock pulses, the discharge outputs of the first counter are connected to the inputs of the And element, the output of which is connected to the control input of the write p shift registers, the counting input of the second counter and the output of the end of the period of the generated generator functions, the bit outputs of the second counter are connected to the detector input of a number of units, the data input of the first converter, the first information input of the n-bit switch, the input of the shaper n time gates and the output of the number of the generated generator function, the output shapers n of the time gates are connected to the first information input of the second code converter and the control the input of the first code converter, the output of which is connected to the second information input of the n-bit switch, the control input of which is connected to the output of the detector p units, the output of the n-bit switch is connected to the second information input of the second code converter, the outputs of bits from the 1st to the nth of which are connected respectively to the control inputs from the 1st to the nth key elements, the outputs of the bits The first to second (n + 1) second converters of the codes are connected to the input of the third code converter, the outputs of the bits from the 1st to the nth of which are connected to the control inputs from the 1st to the nth (t + 1) -disk switches, the outputs of which are connected to the corresponding inputs of the adder no mod M / 2, the output of which is connected to the functional output of the generator, the 1-bit bottom group of the parallel input of the 1st shift register (I - 1, N / 2, i 1, n) is connected to the (I 2m) -th bit group the input of the task of the generator function system (the group size is m + 1), the output of the N / 2 -th bit group of the 1st shift register is connected to the data inputs of the i-ro key elements, the outputs of which are connected to the inputs of the corresponding additional code drivers and primary / informational inputs of the corresponding (t + 1) -discal switches, the second information inputs otorrhea connected to the outputs of respective formers additional code, the first output of M / 2-th discharge group 1 st shift register through the 1-th element NO

подключен к первому входу группы последовательно входа соответствующего регистра сдвига, выходы с 2-го rfo (m + 1)-й N/2 -и разр дной группы 1-го регистра сдеига соединены с соответствующими входами группы последовательного входа каждого регистра сдвига непосредственно.connected to the first input of the group of the corresponding shift register in series, the outputs from the 2nd rfo (m + 1) -th N / 2-th bit group of the 1st cdeig register are connected to the corresponding inputs of the sequential input group of each shift register directly.

Недостатком данного генератора системы базисных функций  вл етс  его неспо0 собность формировать системы базисных функций с отличными от д° значени ми первого элемента системообразующего вектора A (N/2) (аппаратно формируетс  значение д° 1), что приводит к сужению егоThe disadvantage of this generator of a system of basic functions is its inability to form systems of basic functions with different from d ° values of the first element of the system-forming vector A (N / 2) (the value of d ° 1 is formed in hardware), which leads to its narrowing

5 функциональных возможностей (фактически формируетс  системы базисных функций).5 functionality (in fact, a system of basic functions is formed).

Цель изобретени  - расширение функциональных возможностей генератора сис0 тем базисных функций за счет формировани  М систем базисных функций , инвариантных к основанию степенного базиса.The purpose of the invention is to expand the functional capabilities of the generator of systems of basic functions due to the formation of M systems of basic functions invariant to the base of a power basis.

Поставленна  цель достигаетс  тем, чтоThe goal is achieved by the fact that

5 в генератор систем базисных функций, содержащий два n-разр дных счетчика (N 2п-размерность системы функций), п элементов НЕ, п (т + 1)-разр дных коммутаторов (т - число разр дов в двоичном пред0 ставлении числа М/2-1, М - число значений, принимаемых функци ми, М - четное целое число), сумматор по mod M/2, n регистров сдвига, п ключевых элементов, п формирователей дополнительного кода, п-разр д5 ный коммутатор, детектор р дом сто щих единиц, три преобразовател  кодов, формирователь п временных стробов, вход задани  системы функций, вход тактовых импульсов, функциональный выход, выход5 into the generator of systems of basic functions, containing two n-bit counters (N 2n-dimensionality of the system of functions), n elements NOT, n (m + 1) -bit switches (m is the number of bits in the binary representation of the number M / 2-1, M is the number of values accepted by the functions, M is an even integer), modulo M / 2 modulator, n shift registers, n key elements, n additional code generators, n-bit d switch, detector near units, three code converters, shaper n time gates, the input of the task of the system of functions, the input of clock pulses owl, functional output, output

0 номера генерируемой функции, выход конца периода генерируемых функций, в котором счетный вход первого счетчика и входы синхронизации п регистров сдвига подключены к входу тактовых импульсов генерато5 ра, выход переполнени  первого счетчика подключен к входам управлени  записью п регистров сдвига, счетному входу второго счетчика и выходу конца периода генерируемых функций генератора, параллельный0 the number of the generated function, the output of the end of the period of the generated functions, in which the count input of the first counter and the synchronization inputs of the shift registers are connected to the clock input of the generator, the overflow output of the first counter is connected to the write control inputs of the shift register n, the count input of the second counter and output end of period of generated generator functions, parallel

0 выход второго счетчика подключен к входу детектора р дом сто щих единиц, входу данных первого преобразовател  кодов, первому информационному входу п-разр д- ного коммутатора, входу формировател  п0, the output of the second counter is connected to the detector input of a number of standing units, the data input of the first code converter, the first information input of the n-bit switch, the input of the driver

5 временных стробов и выходу номера генерируемой функции генератора, выходы с 1- го по n-й формировател  п временных стробов подключены к первому информационному входу второго преобразовател  ко- дов и управл ющему входу первого5 time gates and the output of the number of the generated function of the generator, the outputs from the 1st to the nth shaper and the time gates are connected to the first information input of the second code converter and the control input of the first

преобразовател  кодов, выход которого соединен с вторым информационным входом n-разр Дного коммутатора, управл ющий вход которого подключен к выходу детектора р дом сто щих единиц, выход п-разр д- 5 ного коммутатора подключен к второму информационному входу второго преобразовател  кодов, выходы разр дов с 1-го по п-й которого подключены соответственно к входам управлени  с 1-го по n-й ключевых 10 элементов, выходы разр дов второго преобразовател  кодов с 1-го по (п + 1)-й подключены к входу третьего преобразовател  кодов, выходы разр дов с 1-го по n-й кото- рого подключены к входам управлени  соот- 15 ветственно с 1-го по n-й (т + 1)-разр дных коммутаторов, выходы которых подключены к п входам сумматора по mod M-2, выход которого соединен с функциональным выходом генератора, вход 1-й разр дной группы 20 1-го регистра сдвига (I 1, N/2, I 1,п) соединен с (I 2и)-й разр дной группой входа задани  системы функций генератора (размер группы равен m + 1), выход N/2 -и разр дной группы 1-го регистра сдвига под- 25 ключей к входу данных соответствующего ключевого элемента, выходы ключевых элементов соединены с входами соответствующих формирователей дополнительного кода и первыми информационными входа- 30 ми соответствующих (т + 1)-рэзр дных коммутаторов , вторые информационные входы которых подключены к выходам соответствующих формирователей дополнительного кода, первый выход N/2 -u разр дной груп- 35 пы i-ro регистра сдвига через 1-й элемент НЕ подключен к первому входу группы последовательного входа соответствующего регистра сдвига, выходы с 2-го по (т + 1)-й Г4-2 -й разр дной группы 1-го регистра сдви- 40 га соединены с соответствующими входами группы последовательного входа каждого регистра непосредственно, введен (п + 1)-й ключевой элемент, причем n-й выход формировател  п временных стробов соединен 45 с входом управлени  (п + 1)-го ключевого элемента, n/2-  разр дна  группы входа задани  системы функций генератора соеди- нена с входом данных (п + 1)-го ключевого элемента, выход которого 50 соединен с (п + 1)-м входом сумматора по mod M-2.code converter, the output of which is connected to the second information input of the n-bit of the Dny switch, the control input of which is connected to the detector output of a number of standing units, the output of the n-bit-5 switch is connected to the second information input of the second code converter, outputs of the digit The 1 st through 1 st dows are connected respectively to the control inputs from the 1 st to the n th key 10 elements, the bits of the second converter of the 1 st to (n + 1) th codes are connected to the input of the third converter codes, outputs bits 1-g the nth one is connected to the control inputs, respectively, from the 1st to the nth (m + 1) -disk switches, the outputs of which are connected to the n inputs of the modulo modulator M-2, the output of which is connected to the functional output of the generator, the input of the 1st bit group 20 of the 1st shift register (I 1, N / 2, I 1, n) is connected to the (I 2i) th bit group of the input of the generator function system (the size of the group is equal to m + 1), output N / 2 - and the bit group of the 1st shift register - 25 keys to the data input of the corresponding key element, the outputs of the key elements are connected to the input of the corresponding additional code formers and the first information inputs of the corresponding (t + 1) -electric switches, the second information inputs of which are connected to the outputs of the corresponding additional code formers, the first output of the N / 2 -u bit group i- ro shift register through the 1st element is NOT connected to the first input of the sequential input group of the corresponding shift register, the outputs from the 2nd to (t + 1) -th G4-2-th bit group of the 1st shift register are connected with the corresponding group entries after entering each register directly, a (n + 1) -th key element is inputted, with the n-th output of the time generator n connected to the control input of the (n + 1) -th key element, n / 2-bit of the task input group the generator function systems are connected to the data input of the (n + 1) -th key element, the output of which 50 is connected to the (n + 1) -th input of the modulo modulator.

На фиг. 1 приведена функциональна  схема генератора дл  N 8; на фиг. 2-55 временные диаграммы, по сн ющие работу генератора; на фиг. 3 - система базисных функций, соответствующа  вектору А « {gg g1g°} и основанию степенного базиса д 1,5.FIG. 1 shows a functional diagram of the generator for the N 8; in fig. 2-55 timing charts explaining generator operation; in fig. 3 - the system of basis functions corresponding to the vector A «{gg g1g °} and the base of the power basis d 1.5.

Предлагаемый генератор систем базисных функций, инвариантных к основанию степенного базиса, реализует способ формировани  систем базисных функций через деление модифицированных функций Раде- махераThe proposed generator of systems of basis functions invariant to the base of a power basis implements a method of forming systems of basis functions by dividing the modified Rademacher functions.

G(r(k).p)us%Јffi s f .t.fbttG (r (k) .p) us% Јffi s f .t.fbtt

G(1.(2k p)-modN),.G (1. (2k p) -modN) ,.

где k 0,1п. G(1,p) А-А; А - системооб А where k is 0.1p. G (1, p) A-A; A - System A

разующий вектор, А {gi }, I О, N/2-1; g - основание степенного базиса; М - число значений, принимаемых функци ми. М - четное целое число; Д€ О, М/2-1, (1) mod дм 2 - операци  делени  степеней g&no mod М/2.spreading vector, A {gi}, I O, N / 2-1; g is the base of the power basis; M is the number of values accepted by the functions. M is an even integer; D € O, M / 2-1, (1) mod dm 2 - the operation of dividing the degrees g & no mod M / 2.

Системы функций (1) не завис тот основани  степенного базиса д (инвариантны по отношению к нему). Поэтому одна и та же система функций, формируема  предлагаемым генератором, может быть использована дл  проведени  различных преобразований. Например, А {g°g1g2g3}.Systems of functions (1) do not depend on the basis of the power basis d (are invariant with respect to it). Therefore, the same system of functions formed by the proposed generator can be used to perform various transformations. For example, A {g ° g1g2g3}.

InIn

М N 8, при g expQ -rr ) преобразование Фурье, при g 2 - преобразование Ферма, при g 1 - преобразование Уолша. В качестве примера рассмотрим построение системы функций А «{g3g д д0}, M N 8M N 8, with g expQ -rr) Fourier transform, with g 2 - Fermat transform, with g 1 - Walsh transform. As an example, consider the construction of the system of functions A «{g3g d d0}, M N 8

gVgWflWgVgWflW

3„2Г1„ог.У JL -13 "2Г1" og. JL -1

g g g a -g rV9i ду-д фу-93-913g g g a -g rV9i doo d-93-913

9з 9зЧЧ1 9зЧ9з9з 9зЧЧ1 9зЧ9з

93-92дГ909 3929 19093-92dG909 3929 190

gVgV-gV-gVgVgV-gV-gV

Система (2) ортогональна дл  любых значений g (действительных, комплексных, векторных, матричных и их расширени х) в соответствии с условием ортогональностиSystem (2) is orthogonal for any values of g (real, complex, vector, matrix, and their extensions) in accordance with the orthogonality condition

Е GtGV E GtGV

IN.I-J.IN.I-J.

где GJ - сопр женна  функци , элементы которой  вл ютс  обратными элементами , функции GJ в смысле групповой операции .where GJ is a conjugate function whose elements are inverse elements are functions of GJ in the sense of group operation.

Система функций, сопр женна  системе (2), имеет видThe system of functions associated with system (2) has the form

G (8ГG (8G

-«УгУо ЗУ 1- “UgUo ZU 1

gy$ 0 -g23g;g;-g13-gfg1p3 gy $ 0 -g23g; g; -g13-gfg1p3

-gV-g gVgVg1-gV-g gVgVg1

З%:й1з2«W%: d1s2 "

V93 929 39291V93 929 39291

gV-g2-g-gWg1gV-g2-g-gWg1

Обратна  матрица G (8) дл  проведени  обратного преобразовани  находитс  по общему дл  ортогональных преобразований правилу: транспортируетс  матрица пр мого преобразовани  G(N), элементы транспонированной матрицы замен ютс  их обратными значени ми.The inverse matrix G (8) for the inverse transformation is the general rule for orthogonal transformations: the forward transformation matrix G (N) is transported, the elements of the transposed matrix are replaced by their inverse values.

В предлагаемом ;енераторе значени  базисных функций представл ютс  в двоичном коде следующим образом:In the proposed; generator, the values of the basis functions are represented in binary code as follows:

д° 000; д1 001;д2 010; д3 011;d ° 000; d1 001; d2 010; d3 011;

- д° - 100; -д1 101; -д2 110; -д3 - 111.- d ° - 100; d1 101; d2 110; -d3 - 111.

В закодированном виде операци  делени  степеней длв (1) сводитс  к арифметическим операци м над кодами показателей и знаков степеней и не зависит от основани  степеней gIn coded form, the division of powers for dl (1) is reduced to arithmetic operations on codes of indicators and signs of degrees and does not depend on the basis of degrees g

A(r(k),p) (A(1,(2k-p)xA (r (k), p) (A (1, (2k-p) x

х mod N- A (2k-rfk),p)) mod M/2; S(r(k),P} S(1,(2kP)x xmodN)©S(2k-r(k), p)@l,x mod N-A (2k-rfk), p)) mod M / 2; S (r (k), P} S (1, (2kP) x xmodN) © S (2k-r (k), p) @l,

гдеWhere

О, если знак степени лен;Oh, if the degree sign is flax;

g Д положите1 , если знак степени дД отрицателен; 1 - перенос, формируемый при выполнении (5).g D put1 if the sign of the degree dD is negative; 1 - the transfer formed at performance (5).

0,ейли выделение целого М/2 произошло четное число раз;0, it allocates an integer M / 2 an even number of times;

1,если выделение целого М/2 произошло нечетное число раз.1, if the selection of the integer M / 2 occurred an odd number of times.

Матрица (2) в закодированном виде (в котором ее формирует предлагаемый генератор ) имеет видThe matrix (2) in encoded form (in which the proposed generator forms it) has the form

011 011 011 011011 011 011 0111 011 010 001 000 111 110101 100 011 001 111 101 011001 111 101 G(8) 000101010111100101110011 011 111 011 111011 111011 111 011 110001 100111 010101000 000010 100110000010100110 000001 010011 100101 110111. Генератор (фиг. 1) содержит вход 1 задани  системы функций, вход 2 тактовых импульсов , п(п 3) регистров сдвига - соответственно 3-5, первый п-разр дный счетчик 7, второй n-разр дный счетчик б, детектор 8 р дом сто щих единиц в коде 011 011 011 011011 011 011 0111 011 010 001 000 111 110101 100 011 001 111 101 011001 111 101 G (8) 000101010111100101110011 011 111 011 111011 111011 111 01110111110001 100111 010101000 0101011101111110001 100111 010101000 01010111011111011101110111110111110111110111110111110111110111110111111111011111 input 1 sets the functions of the system, input 2 clock pulses, n (n 3) shift registers - 3-5, respectively, the first n-bit counter 7, the second n-bit counter b, the detector 8 near the standing units in the code

данных, первый преобразователь 9 кодов, п элементов НЕ-10, п ключевых элементов 11, n-разр дный коммутатор 12, п формирователей 13 дополнительного кода, (п + 1)-йdata, the first converter 9 codes, n elements NOT-10, n key elements 11, n-bit switch 12, n drivers of 13 additional code, (n + 1) -th

ключевой элемент 14, n(m + 1)-разр дных коммутаторов 15, второй преобразователь 16 кодов, третий преобразователь 17 кодов, формирователь 18 п временных стробов, сумматор 19 по mod М/2, функциональныйkey element 14, n (m + 1) -discal switches 15, second converter 16 codes, third converter 17 codes, driver 18 n time gates, adder 19 modulo M / 2, functional

0 выход 20, выход 21 номера генерируемой функции, выход 22 конца периода генерируемых функций.0 output 20, output 21 of the number of the generated function, output 22 of the end of the period of the generated functions.

На фиг. 2 показаны эпюры напр жений- 1 - вход тактовых импульсов генератора; 2FIG. 2 shows voltage plots; 1 — generator clock input; 2

5 - выход переполнени  первого счетчика 7; 3-5 выходы разр дов второго счетчика 6, 6-8 выходы формировател  18 временных стробов; 9-11 выходы 4-й разр дной группы первого регистра сдвига 3, 12-14 - выходы5 - overflow output of the first counter 7; 3-5 exits of bits of the second counter 6, 6-8 exits of the former 18 temporary gates; 9-11 outputs of the 4th digit group of the first shift register 3, 12-14 - outputs

0 первого формировател  13 дополнительного кода; 15-17 - выходы разр дов функционального выхода генератора 20, - на примере формировани  системы функций 7v {gVg1g } 011 010 001 ооо, м - N 80 of the first shaper 13 additional code; 15-17 - outputs of the bits of the functional output of the generator 20, - by the example of forming the system of functions 7v {gVg1g} 011 010 001 ooo, m - N 8

5 (g 1,5).5 (g 1.5).

Генератор работает следующим образом .The generator works as follows.

Закодированные значени  элементов системообразующего вектора A (N/2) под0 ают на вход задани  системы генератора 1 соответственно, на вход четвертой разр дной группы - значение первого элемента, на вход третьей разр дной группы - значени  второго элемента и т.д. Первый счетчик 7The encoded values of the elements of the backbone vector A (N / 2) are fed to the input of the job of generator 1, respectively, to the input of the fourth bit group — the value of the first element, to the input of the third bit group — the value of the second element, etc. First counter 7

5 считает поступающие на его вход тактовые импульсы (фиг. 2 1) и таким образом, формирует период генерируемых функций г N-r где г - период следовани  тактовых импульсов. Второй счетчик 6 считает5 counts the clock pulses arriving at its input (Fig. 2 1) and thus forms the period of the generated functions r Nr, where r is the clock pulse repetition period. Second counter 6 counts

0 поступающие на его вход импульсы переполнени  счетчика 7 (фиг. 2.2) и формирует на своих выходах параллельный код номера генерируемой функции (фиг. 2.3-5) В начале каждого периода по переднему фронту0 incoming overflow pulses of the counter 7 (Fig. 2.2) and forms at its outputs a parallel code of the number of the generated function (Fig. 2.3-5). At the beginning of each period on the leading edge

5 0-го тактового импульса, производитс  опрос состо ни  входа 1 генератора и соответствующа  информаци  фиксируетс  в регистрах 3-5 сдвига. В тактах 1-7 регистры 3-5 сдвига работают в режиме сдвига запи0 санной в них информации, формиру  на выходах 4, 2 и 1-й соответственно разр дных групп отсчеты модифицированных функций Радемахера - RI (фиг. 2.9-11), R2 и R, которые поступают на входы с 1-го по n-й ключе5 вых элементов 11, где над ними выполн етс  операци , эквивалентна  возведению в степень 1 (отсчеты функции проход т без изменени  при наличии на входе управлени  ключевого элемента сигнала вы- сокого уровн ) или 0 (запрет прохождени ).5 0 clock pulse, the state of input 1 of the generator is polled and the corresponding information is recorded in shift registers 3-5. In steps 1–7, shift registers 3–5 operate in the shift mode of the information recorded in them, forming, at the outputs 4, 2 and 1 st of the corresponding discharge groups, counts of the modified Rademacher functions RI (Fig. 2.9–11), R2 and R, which are fed to the inputs from the 1st to the nth key of the 5th elements 11, where the operation is performed on them, is equivalent to raising to the power 1 (function counts are passed without change when there is a high level signal at the control input ) or 0 (prohibition of passage).

В формировании отсчетов функций Ri- R2 и участвуют элементы НЕ 10, формирующие знаковый разр д (т + 1)-й отсчетов функций , С выхода ключевых элементов 11 отсчеты модифицированных функций Раде- махера поступают на входы соответствующих формирователей 19 дополнительного кода, в которых пр мой код отсчетов функций замен етс  их двоичным дополнением, и на первые информационные входы (т + 1) разр дных коммутаторов 15, На вторые информационные входы коммутаторов 15 поступают отсчеты функций в дополнительном коде (фиг. 2,12-14). В зависимости отзначе- ни  сигналов на управл ющих входах коммутаторов 15 на входы 1-п сумматора 19 по mod М/2 отсчетов функций Ri, R2, R4 поступают либо в пр мом коде (производитс  сложение показателей степеней, что соответствует умножению степеней с одинаковыми основани ми), либо в дополнительном коде (производитс  вычитание показателей, что соответствует делению степеней). На (п + 1)-й вход сумматора 19 по mod M/2 поступают отсчеты дополнительной модифицированной функции Радемахера - RO с выхода (п + 1)-го ключевого элемента 14, Функци  RO участвует в формировании генерируемых функций Gs, Ge, G, Go.Elements HE 10, which form the sign bit (t + 1) th function counts, form the counts of the functions Ri- R2, and from the output of the key elements 11, the Rademacher modified functions are fed to the inputs of the corresponding drivers of the 19 additional code, in which my code of function counts is replaced by their binary addition, and the first information inputs (t + 1) of bit switches 15, the second information inputs of switches 15 receive function counts in an additional code (Fig. 2,12-14). Depending on the values of the signals at the control inputs of the switches 15, the inputs of the 1-n adder 19 modulo M / 2 samples of the functions Ri, R2, R4 are received either in the forward code (the power exponents are added, which corresponds to the multiplication of powers with the same basis mi), or in an additional code (subtraction of indicators is made, which corresponds to the division of powers). The (n + 1) -th input of the adder 19 modulo M / 2 receives the samples of the additional modified Rademacher function - RO from the output of the (n + 1) -th key element 14, the RO function participates in the formation of the generated functions Gs, Ge, G, Go.

С выхода сумматора 19 по mod M/2 отсчеты генерируемых функций (фиг. 2.15-17) поступают на функциональный выход генератора 20.From the output of the adder 19 mod M / 2 samples of the generated functions (Fig. 2.15-17) arrive at the functional output of the generator 20.

Элементы 8,9,12,16,17 и 18 генератора участвуют в формировании необходимых сигналов управлени .Elements 8,9,12,16,17 and 18 of the generator participate in the formation of the necessary control signals.

Детектор 8 р дом сто щих единиц формирует на своем выходе сигнал при условии обнаружени  в n-разр дном коде данных двух и более р дом сто щих единиц. Детектор реализуетс  логическими элементами 2И(п-1)ИЛИ.A detector 8 near the standing units generates a signal at its output, provided that the data of two or more adjacent units is detected in the n-bit code. The detector is implemented by logical elements 2I (p-1) OR.

Первый преобразователь 9 кодов осуществл ет преобразование первых k бит входного n-разр дного кода и в их двоичное дополнение в соответствии с выражениемThe first code converter 9 converts the first k bits of the input n-bit code and into their binary addition in accordance with the expression

Q(n) D(n-k) + D(k(v)+t, где D(k(Y)) - операци  инвертировани  k первых разр дов входного кода D; k toQ2 - 1ЛГ- двоичный эквивалент сигнала управлени . Преобразователь 9 реализуетс  элементами ИЛИ-НЕ и сумматором rro fnod/2.Q (n) D (nk) + D (k (v) + t, where D (k (Y)) is the inversion operation of the k first bits of the input code D; k toQ2 - 1LG is the binary equivalent of the control signal. Converter 9 is implemented OR elements and the adder rro fnod / 2.

Второй преобразователь 16 кодов осуществл ет поразр дное сложение по ИЛИ двоичных данных с двух входов, сдвинутых на один разр д, в соответствии с выражениемThe second code converter 16 performs a bitwise addition on OR of binary data from two inputs shifted by one bit in accordance with the expression

Г dip), gi J di-i(1)Vdi(2), l 2,n,G dip), gi J di-i (1) Vdi (2), l 2, n,

ldn(1). l-n + 1,ldn (1). ln + 1,

где di(1), di(2)- соответственно i-e разр ды данных с первого и второго входов;У- операци  логического ИЛИ.where di (1), di (2) are, respectively, i-e data bits from the first and second inputs; Y is a logical OR operation.

Преобразователь реализуетс  логическими элементами ИЛИ.The converter is implemented by OR logic elements.

Третий преобразователь 17 осуществ- л ет преобразование входного (п-М)-го разр дного кода в n-разр дный выходной в соответствии с выражениемThe third converter 17 converts the input (p-M) -th bit code into an n-bit output code in accordance with the expression

п+1 9п (Е di)mod2,п + 1 9п (Е di) mod2,

I kI k

где di - значение 1-го двоичного разр да (0,1) входного кода, k 1,п. Преобразователь реализуетс  логическими элементами, выполн ющими функцию сложени  по mod 2.where di is the value of the 1st binary digit (0.1) of the input code, k 1, p. The converter is implemented by logic elements that perform the function of addition mod 2.

Формирователь 18 п временных стробов формирует на своих выходах временные стробы длительностьюShaper 18 p temporary strobes forms temporary strobes with duration at their outputs

Sk У r,(k)Sk y r, (k)

где г (п) - период следовани  тактовых импульсов; i(k)-i-e состо ние п-раэр  ногр входа формировател , k 1,п, I 2+1,2 Формирователь 18 реализуетс  п-разр дным дешифратором и элементами ИЛИ, осуществл ющими сборку сигналов, соот- ветствующих заданным входным состо нием .where r (n) is the period of the following clock pulses; i (k) -ie state of n-paer nogr of the driver input, k 1, n, I 2 + 1.2 Shaper 18 is implemented by a n-bit decoder and OR elements that assemble signals corresponding to a given input state .

В таблице приведены значени  кодов,The table shows the code values,

формируемых преобразовател ми и формировател ми генератора (позиции 6,8, 18, 9, 12, 16, 17), при формировании системы базисных функций К- {g g у g }. М N 8. В отличие от прототипа предлагаемыйformed by converters and generator formers of the generator (positions 6,8, 18, 9, 12, 16, 17), when forming the system of basic functions K- {g g y g}. M N 8. In contrast to the prototype, the proposed

генератор формирует все системы дискреУ- ных базисных функций, определ емых cwd- темообразующим вектором A (N/2) и не завис щих от основани  степенного базиса д.the generator forms all systems of discrete basis functions determined by the cwd-theme-forming vector A (N / 2) and independent of the base of the power basis d.

Claims (1)

Формула изобретени Invention Formula Генератор систем базисных функций по авт. ев, № 1599850, отличающийс  тем, что, с целью расширени  функциональных возможностей генератора за счет формиро- вани  М систем базисных функций, инвариантных к основанию степенного базиса, он содержит п 1-й блок элементов И, причем информационный вход п + 1-го блока элементов И соединен с N/2-м входом задани  системы функций генератора, выход п + 1-го блока элементов И соединен с п + 1-м входом сумматора по модулю М/2.The generator of systems of basic functions on the author. No. 1599850, characterized in that, in order to expand the functionality of the generator due to the formation of M systems of basic functions invariant to the base of the power basis, it contains the 1st block of the I elements, and the information input of n + 1 th the block of elements I is connected to the N / 2nd input of the task of the system of generator functions, the output n + 1 of the block of elements I is connected to the n + 1-m input of the modulo M / 2 adder. О .1 3 Э. 4 S 6. 7.O .1 3 E. 4 S 6. 7. .АЬ .AH ж:OK: л/г2l / g2 jj-.jj- Фиг.ЗFig.Z
SU904844348A 1990-05-15 1990-05-15 Basis function system generator SU1753465A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904844348A SU1753465A2 (en) 1990-05-15 1990-05-15 Basis function system generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904844348A SU1753465A2 (en) 1990-05-15 1990-05-15 Basis function system generator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1599850 Addition

Publications (1)

Publication Number Publication Date
SU1753465A2 true SU1753465A2 (en) 1992-08-07

Family

ID=21523761

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904844348A SU1753465A2 (en) 1990-05-15 1990-05-15 Basis function system generator

Country Status (1)

Country Link
SU (1) SU1753465A2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1180871,кл. G 06 F1/02, 1985. Авторское свидетельство СССР № 1599850, кл ЛЗ 06 F 1/02, 23.05.89. *

Similar Documents

Publication Publication Date Title
US4498174A (en) Parallel cyclic redundancy checking circuit
SU1753465A2 (en) Basis function system generator
RU2419174C1 (en) Device of controlled cyclic shift
US3519941A (en) Threshold gate counters
SU600740A1 (en) Arrangement for coding information by cyclic code
SU1746373A1 (en) Function system generator
SU450153A1 (en) Code rate converter
SU734870A1 (en) Device for shaping pulse codes of pseudorandom trains
SU1465885A1 (en) Pseudorandom sequence generator
SU1746374A1 (en) Basic function consistent system generator
SU1748146A2 (en) Generator of systems of basal functions
SU1748147A1 (en) Parallel generator of matched systems of basal functions, invariant to a base of power basis
SU560222A1 (en) Device for converting binary code to gray code and vice versa
RU2034401C1 (en) Threshold element
SU1647890A1 (en) Decimal counter
SU788104A1 (en) Gray code-to-parallel binary code converter
SU744727A1 (en) Control device for storage units with resolution of ambiguity
SU941992A1 (en) Digital pulse to parallel binary code converter
SU783786A1 (en) Coder
RU2047895C1 (en) Spectrum analyzer
SU658556A1 (en) Gray code-to -binary code converter
SU1675849A1 (en) Digital linear interpolator
RU2115951C1 (en) Walsh function generator
SU947856A1 (en) Multichannel parallel pseudorandom number generator
SU1262480A1 (en) Dividing device