SU1751856A1 - Code converter - Google Patents
Code converter Download PDFInfo
- Publication number
- SU1751856A1 SU1751856A1 SU904848817A SU4848817A SU1751856A1 SU 1751856 A1 SU1751856 A1 SU 1751856A1 SU 904848817 A SU904848817 A SU 904848817A SU 4848817 A SU4848817 A SU 4848817A SU 1751856 A1 SU1751856 A1 SU 1751856A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- code
- converter
- elements
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в системах передачи и хранени информации Целью изобретени вл етс расширение области применени за счет обеспечени преобразовани непозиционного кода Фибоначчи в двоичный код. Преобразователь кодов содержит элементы НЕ 1-3, элементы И 4-8, элементы ИЛИ 9-11. Преобразователь кодов позвол ет производить преобразование непозиционного кода Фибоначчи в двоичный код путем параллельного преобразовани каждой группы из п ти разр дов исходного многоразр дного непозиционного кода Фибоначчи в соответствующие трехразр дные группы выходного двоичного кода с помощью комбинационной схемы 1 ил., 1 табл.The invention relates to computing and can be used in information transmission and storage systems. The aim of the invention is to expand the scope of application by ensuring the conversion of a non-positional Fibonacci code into a binary code. The code converter contains elements NOT 1-3, elements AND 4-8, elements OR 9-11. The code converter allows you to convert a non-positional Fibonacci code into a binary code by parallel conversion of each group of five bits of the original multi-bit non-positional Fibonacci code into the corresponding three-bit groups of the output binary code using a combinational circuit 1 Il., 1 tab.
Description
Изобретение относится к вычислительной технике и предназначено для использования в системах передачи и хранения информации.The invention relates to computer technology and is intended for use in transmission and storage of information.
Известен преобразователь р-кода 5 Фибоначчи в двоичный код. содержащий η-разрядный регистр, распределитель импульсов, двоичный сумматор и I коммутаторов группы разрядов.Known converter p-code 5 Fibonacci to binary code. containing an η-bit register, a pulse distributor, a binary adder, and I switches of the group of bits.
Недостатком данного устройства явля- 10 ется низкое быстродействие преобразования.The disadvantage of this device is the low conversion speed.
Известен также преобразователь непозиционного p-кода Фибоначчи в двоичный код, содержащий сдвиговый регистр, гене- 15 ратор импульсов, два элемента И, триггер, элемент ИЛИ и элемент НЕ и осуществляющий преобразование путем последовательного удаления нулей после единичных разрядов. 20A non-positional Fibonacci p-code converter to binary code is also known, which contains a shift register, a pulse generator, two AND elements, a trigger, an OR element, and an NOT element that performs conversion by successively deleting zeros after single digits. 20
Недостатком этого преобразователя является низкое быстродействие преобразования кода.The disadvantage of this converter is the low speed of code conversion.
Наиболее близким к предлагаемому является преобразователь двоичного кода, содержа- 25 щий четыре элемента НЕ, шесть элементов И, три элемента ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. Преобразование п-разрядного двоичного числа в 5/3 п-разрядный непозиционный код Фибоначчи выполня- 30 ется с помощью группы из п/3 указанных преобразователей, на входы которых подаются соответствующие группы разрядов двоичного числа, а с выходов снимаются группы разрядов кода Фибоначчи. 35Closest to the proposed one is a binary code converter containing 25 four NOT elements, six AND elements, three OR elements, and an EXCLUSIVE OR element. Conversion of a n-bit binary number to a 5/3 n-bit non-positional Fibonacci code is performed using a group of n / 3 of these converters, the inputs of which are supplied with the corresponding groups of bits of the binary number, and the groups of bits of the Fibonacci code are removed from the outputs. 35
Недостатком данного устройства является невозможность использования его для обратного преобразования.The disadvantage of this device is the inability to use it for the inverse transformation.
Цель изобретения - расширение области применения за счет обеспечения 40 преобразования непозиционного кода Фибоначчи в двоичный код. > + 'Поставленная цель достигается тем, что в преобразователе кодов, содержащем с первого по третий элементы НЕ, с первого 45 по третий элементы ИЛИ, с первого по пятый элементы И, причем первый вход преобразователя соединен с входом первого элемента НЕ и с первым входом пятого элемента И, второй вход преобразователя сое- 50 динен с первым входом второго элемента ИЛИ, третий вход преобразователя соединен с входом второго элемента НЕ, с первыми входами первого и третьего элементов И, выход первого элемента НЕ соединен с пер- 55 вым входом четвертого элемента И и с вторым входом третьего элемента И, выход второго элемента НЕ соединен с вторым входом пятого элемента И, выход четвертого элемента И соединен с первым входом третьего элемента ИЛИ, выход которого является первым выходом преобразователя, введены следующие связи: первый вход преобразователя соединен с вторым входом первого элемента И и с первым входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого является вторым выходом преобразователя, вход третьего элемента НЕ соединен с четвертым входом устройства и с вторыми входами второго и четвертого элементов И, с первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом первого элемента И с третьим выходом преобразователя, выход третьего элемента НЕ соединен с третьим входом пятого элемента И, выход которого соединен с вторым входом третьего элемента ИЛИ, третий вход которого соединен с третьим входом второго элемента ИЛИ и с выходом третьего элемента И.The purpose of the invention is the expansion of the scope by providing 40 conversion of non-positional Fibonacci code into binary code. > + 'The goal is achieved in that in the code converter containing the first to third elements of NOT, the first 45 to third elements of OR, the first to fifth elements of AND, the first input of the converter connected to the input of the first element NOT and to the first input of the fifth element AND, the second input of the converter is connected to the first input of the second element OR, the third input of the converter is connected to the input of the second element NOT, with the first inputs of the first and third elements AND, the output of the first element is NOT connected to the first input of the fourth about the AND element and with the second input of the third AND element, the output of the second element is NOT connected to the second input of the fifth AND element, the output of the fourth AND element is connected to the first input of the third OR element, the output of which is the first output of the converter, the following connections are made: the first input of the converter is connected with the second input of the first AND element and with the first input of the second AND element, the output of which is connected to the second input of the second OR element, the output of which is the second output of the converter, the input of the third element is NOT connected to the fourth input of the device and with the second inputs of the second and fourth elements AND, with the first input of the first element OR, the second input and output of which are connected respectively to the output of the first element And with the third output of the converter, the output of the third element is NOT connected to the third input of the fifth element And, the output which is connected to the second input of the third OR element, the third input of which is connected to the third input of the second OR element and with the output of the third element I.
На чертеже представлена функциональная схема предлагаемого преобразователя кода.The drawing shows a functional diagram of the proposed code Converter.
Устройство содержит элементы НЕ 1-3 с первого по третий соответственно, элементы И 4-8 с первого по пятый соответственно, элементы ИЛИ 9-11 с первого по третий соответственно, входы устройства 12-15, выходы устройства 16-18.The device contains the elements NOT 1-3 from the first to the third, respectively, the elements AND 4-8 from the first to the fifth, respectively, the elements OR 9-11 from the first to the third, respectively, the inputs of the device 12-15, the outputs of the device 16-18.
Первый вход 12 преобразователя соединен с входом первого элемента НЕ 1, с первыми входами пятого 8 и второго 5 элементов И и с вторым входом первого элемента И 4.The first input 12 of the Converter is connected to the input of the first element NOT 1, with the first inputs of the fifth 8 and second 5 elements And and with the second input of the first element And 4.
Второй вход 13 преобразователя соединен с первым входом второго элемента ИЛИ 10, выход которого соединен со вторым выходом преобразователя 17, а второй и третий входы соединены соответственно с выходами второго 5 и третьего 6 элементов И. Третий вход 14 преобразователя соединен с входом второго элемента НЕ 2 и с первыми входами первого элемента И 4 и третьего элемента И, второй вход которого подключен к выходу первого элемента НЕ 1 и к первому входу четвертого элемента И. Четвертый вход 15 преобразователя соединен с входом третьего элемента НЕ 3, с вторыми входами четвертого 7 и второго 5 элементов И с первым входом первого элемента ИЛИ 11, выход которого подключен к первому выходу 18 устройства. Выход первого элемента И 4 соединен с вторым входом первого элемента ИЛИ 9, выход второго элемента НЕ 2 подключен к второму входу пятого элемента И 8, выход которого соединен с вторым входом третьего элемента ИЛИ 11, первый и,третий входы которого подключены к выходам соответственно четвертого 7 и третьего 6 элементов И. Выход третьего элемента НЕ соединен с третьим входом пятого элемента И 8. Выход третьего элемента ИЛИ 11 соединен с третьим выходом 16 устройства.The second input 13 of the converter is connected to the first input of the second element OR 10, the output of which is connected to the second output of the converter 17, and the second and third inputs are connected respectively to the outputs of the second 5 and third 6 elements I. The third input 14 of the converter is connected to the input of the second element NOT 2 and with the first inputs of the first element And 4 and the third element And, the second input of which is connected to the output of the first element NOT 1 and to the first input of the fourth element I. The fourth input 15 of the Converter is connected to the input of the third element NOT 3, with the second inputs of the fourth 7 and second 5 elements AND with the first input of the first element OR 11, the output of which is connected to the first output 18 of the device. The output of the first element And 4 is connected to the second input of the first element OR 9, the output of the second element is NOT 2 connected to the second input of the fifth element And 8, the output of which is connected to the second input of the third element OR 11, the first and third inputs of which are connected to the outputs of the fourth 7 and the third 6 elements I. The output of the third element is NOT connected to the third input of the fifth element AND 8. The output of the third element OR 11 is connected to the third output 16 of the device.
Преобразователь предназначен для преобразования пятиразрядного непозиционного кода Фибоначчи в трехразрядный двоичный код в соответствии с таблицей.The converter is designed to convert a five-digit non-positional Fibonacci code into a three-digit binary code in accordance with the table.
При этом комбинационная схема преобразователя реализует следующие выражения булевой алгебры:In this case, the combinational circuit of the converter implements the following expressions of Boolean algebra:
Υ1 =Χ4·Χ2 + Χ5·Χ2+ Х2· Х4-Х5:Υ1 = Χ4 · Χ2 + Χ5 · Χ2 + X2 · X4-X5:
Υ2 = Χ3 + Χ4·Χ2 + X2X5;Υ2 = Χ3 + Χ4 · Χ2 + X2X5;
Υ3 = Χ5 + Χ4·Χ2.Υ3 = Χ5 + Χ4 · Χ2.
Исходный код Фибоначчи должен быть представлен в минимальной форме. Младший разряд кода Фибоначчи Х1 в процессе формирования не используется, так- как всегда равен нулю.Fibonacci source code should be presented in a minimal form. The low-order digit of the Fibonacci code X1 is not used in the formation process, since it is always equal to zero.
Преобразование η-разрядного непозиционного кода Фибоначчи в 3/5 п-разрядный двоичный код может быть выполнен с помощью группы из п/5 преобразователей, на входы которых подаются соответствующие группы разрядов кода Фибоначчи, а с выходов снимаются группы разрядов двоичного кода.Conversion of an η-bit non-positional Fibonacci code into a 3/5 n-bit binary code can be performed using a group of n / 5 converters, the inputs of which are supplied with the corresponding groups of bits of the Fibonacci code, and the groups of bits of the binary code are removed from the outputs.
Преобразователь работает следующим образом.The converter operates as follows.
На входы 12-15 преобразователя подаются соответственно разряды с весами 1, ”2, 3, 5 непозиционного кода Фибоначчи. Через время срабатывания преобразователя на его выходах 16-18 появляются значения разрядов двоичного кода соответственно с весами 1, 2, 4, так как младший разряд кода Фибоначчи в минимальной форме всегда равен 0, то он не участвует в процессе преобразования.The inputs 12-15 of the converter are respectively supplied with bits with weights 1, 2, 3, 5 of the non-position Fibonacci code. After the converter’s response time, the outputs of the binary code with the weights 1, 2, 4 appear on its outputs 16-18, since the least significant bit of the Fibonacci code in the minimum form is always 0, it does not participate in the conversion process.
Таким образом, предлагаемое устройство позволяет производить быстрое преобразование непозиционного кода Фибоначчи в двоичный код. При этом максимальное время преобразования равно 3 г, где τ- максимальное время срабатывания одного элемента.Thus, the proposed device allows you to quickly convert non-positional Fibonacci code to binary code. The maximum conversion time is 3 g, where τ is the maximum response time of one element.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904848817A SU1751856A1 (en) | 1990-07-09 | 1990-07-09 | Code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904848817A SU1751856A1 (en) | 1990-07-09 | 1990-07-09 | Code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1751856A1 true SU1751856A1 (en) | 1992-07-30 |
Family
ID=21526224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904848817A SU1751856A1 (en) | 1990-07-09 | 1990-07-09 | Code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1751856A1 (en) |
-
1990
- 1990-07-09 SU SU904848817A patent/SU1751856A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1545329, кл. Н 03 М 7/30, 1988. Авторское свидетельство СССР № 1427573, кл. Н 03 М 7/02, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2247330A (en) | Absolute value arithmetic circuit | |
SU662932A1 (en) | Fibonacci p-code-to-binary code converter | |
SU1751856A1 (en) | Code converter | |
US3569956A (en) | Minimal logic block encoder | |
RU2030783C1 (en) | Device for determination of number of units in binary eight-digit code | |
Peterson | Generation of Walsh functions | |
SU572781A1 (en) | Radix converter of binary-decimal numbers into binary numbers | |
SU614435A1 (en) | Counting device | |
SU798800A1 (en) | Binary-decimal- to-binary code converter | |
SU1662004A1 (en) | Binary coded decimal to binary translator | |
SU664167A1 (en) | Binary-decimal-to-binary code converter | |
SU718843A1 (en) | Multiplier | |
SU960793A1 (en) | Converter of one notation code to another | |
SU898609A1 (en) | Voltage-to-code converter with dynamic error correction | |
SU1283978A1 (en) | Binary-coded decimal code-to-binary code converter | |
SU826335A1 (en) | Binary-coded decimal fraction-to-binary fraction converter | |
SU1508343A1 (en) | Voltage-to-code converter | |
SU444178A1 (en) | Converter-bit binary code | |
SU769538A1 (en) | Device for adding numbers in redundant binary notation | |
SU922731A1 (en) | Device for multiplying in residual class system | |
RU1783616C (en) | Converter of fibonachi code to golden proportion cod | |
SU1575314A1 (en) | Device for shaping mask | |
SU822347A1 (en) | Computing voltage-to-code converter | |
SU1529457A2 (en) | Binary code-to-binary coded decimal-sixtieth code converter | |
SU1405053A1 (en) | Squaring device |