SU1751738A1 - Устройство дл управлени вводом изображени - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и предназначено дл  использовани  в устройствах считывани  изобретени . Цель изобретени  - повышение помехозащищенности устройства . За счет введени  дешифратора, триггеров и элементов И. И-НЕ.НЕ, ИЛИ-НЕ, ИЛИ по вилась возможность работы устройства с различными тактовыми частотами и устранились сбои при записи информации в буферную пам ть 1 ил.

Description

Изобретение относитс  к вычислитель- ной технике и может быть использовано в системах технического зрени  дл  управлени  вводом видеоинформации в ЭВМ

Известен блок управлени  в устройстве дл  ввода изображени  в электронную вычислительную машину, содержащий блок управлени  сканированием,интенсивностью и апертурой электронного луча. Формирователи сигналов управл ющих перестройкой апертуры, блок управлени  режимом перестройки апертуры, включающий схему сравнени  и два ключа, формирователь управл ющих сигналов, два регулируемых источника тока и двухпозиционный переключатель

Недостатки этого устройства - сложность , невысока  надежность за счет низкой помехозащищенности и возможности сбоев в работе при преобразовании аналогового сигнала в дискретный код и записи в оперативную пам ть

Известен также блок управлени  в устройстве дл  сопр жени  цифровой вычислительной машины с устройством ввода изображений содержащий два входных регистра , блок дешифрации команд, выполненный на программируемой логической матрице, буферную пам ть микрокоманд, выходной регистр, регистр управлени , регистру текущего адреса и следующего адреса , узлы управлени  обменом и блок распределени  синхроимпульсов.

Данное устройство характеризуетс  сложностью, низкой помехозащищенностью , ограниченными функциональными возможност ми.

Наиболее близким к предлагаемому техническим решением  вл етс  блок управлени  с формирователем импульсов в устройстве дл  ввода изображени  в ЭВМ, содержащий счетчик бит, три элемента НЕ, четыре элемента И-НЕ, четыре элемента ИЛИ-НЕ, три триггера, формирователь импульсов , включающий узел задержки, ждущий мультивибратор, усилитель, триггер, элемент ИЛИ-НЕ, два формировател  фронта, причем вход узла задержки  вл етс  входом запуска формировател , а выход  вл етс  первым выходом формировател  и подключена к входу ждущего мультивибратора , выход которого соединен с входом

(Л

С

х| ел

ы

00

силител , первого формировател  фронта синхровходов триггера, установочный ход которого соединен с единичным выхоом триггера и четвертым выходом формиовател , выход усилител   вл етс  вторым 5 ыходом формировател , выход первого ормировател  фронта соединен с первым входом элемента ИЛИ-НЕ, второй вход коорого  вл етс  разрешающим входом форировател , а выход  вл етс  третьим 10 выходом формировател .

Недостатками известного устройства  вл ютс  сложность, невысока  надежность из-за низкой помехозащищенности, бусловленной возможными сбо ми в рабо- 15 е устройства, и ограниченные функциональные возможности. Сбои в работе устройства могут возникнуть при разбросе параметров RC-цепей, на базе которых организованы сигналы записи информации, 20 выборки, смены адреса. Устройство также дает сбои в работе, если увеличиваетс  тактова  частота от телекамеры, например 10 мГц вместо 5.,

Цель изобретени  - повышение поме- 25 хозащииценности.

Поставленна  цель достигаетс  тём, что устройство, содержащее первый, второй, третий элементы НЕ, первый, второй, четвертый и п тый элементы И-НЕ, первый, 30 второй и третий элементы ИЛИ-НЕ, второй и третий элементы ИЛИ, первый, второй, третий и четвертый триггеры, формирователь импульсов, элемент задержки, счетчик, выход переполнени  которого соединен с 35 входом элемента задержки, выход которого  вл етс  выходом строба перезаписи устройства , причем первый вход п того элемента И-НЕ  вл етс  входом сигнала Синхронизаци  активного устройства, С- 40 входы второго триггера  вл ютс  соответственно входами сигналов Первый разр д и Вывод, а инверсный выход второго триггера соединен с вторым входом п того элемента И-НЕ, первым входом третьего 45 элемента ИЛИ-НЕ и первым входом второго элемента ИЛИ-НЕ, второй вход и выход которого соединен соответственно с выходом первого триггера и с первым входом четвертого элемента И-НЕ, выход которого 50  вл етс  выходом тактовой частоты а второй , третий и четвертый входы четвертого элемента И-НЕ соединены соответственно с выходами первого, второго и третьего элемента НЕ, вход которого  вл етс  входом 55 дл  подключени  сигнала гашени  шины телекамеры и соединен с первыми входами первого элемента ИЛИ-НЕ и первого элемента И-НЕ, выход которого  вл етс  выходом сигнала Счет строк, а второй вход

первого элемента И-НЕ соединен с выходом второго триггера, входом формировател  импульсов, первым входом второго элемента И-НЕ, второй вход которого соединен с входом второго элемента НЕ и  вл етс  входом дл  подключени  сигналов кадровых импульсов шины телекамеры, в выход второго элемента И-НЕ соединен с С-входом первого триггера, D-вход которого соединен с Общим, а S-вход - с R-входом второго триггера и выходом второго элемента ИЛИ, первый вход которого соединен с S-входом четвертого триггера и  вл етс  входом сигнала Переполнение счетчика адреса , а второй вход второго элемента ИЛИ соединен с первым входом третьего элемента ИЛИ и  вл етс  входом Сброс, выход четвертого триггера  вл етс  выходом сигнала Седьмой разр д, вход первого элемента НЕ  вл етс  входом дл  подключени  сигналов тактовой частоты шины телекамеры , выход первого элемента ИЛИ-НЕ соединен с вторым входом третьего элемента ИЛИ-НЕ, выход которого  вл етс  выходом сигнала Сброс 1-4 разр дов счетчика адреса , выход формировател  соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с R-входом четвертого триггера, вторым входом первого элемента ИЛИ-НЕ и  вл етс  выходом сигнала Сброс 5-12 разр дов счетчика адреса, выход п того элемента И-НЕ  вл етс , вы ходом сигнала Разрешение на счетчик адреса, в него введены четвертый и п тый элементы НЕ, третий элемент И-НЕ, второй и третий элементы И, первый элемент ИЛИ, четвертый элемент ИЛИ-НЕ, п тый и шестой триггеры, дешифратор, первый элемент И, первый, второй, третий входы и выход которого соединены соответственно с выходом первого элемента НЕ, выходом второго элемента НЕ, выходом второго элемента ИЛИ-НЕ и счетным входом счетчика, выход переполнени  и группа информационных выходов счетчика соединены соответственно с S-входом третьего триггера и группой информационных входов дешифратора, управл ющие входы которого соединены с. Общим, а выходы первого, второго, дес того и шестнадцатого импульсов соединены соответственно с первым входом второго элемента И, первым входом третьего элемента И, входом п того элемента НЕ и входом четвертого элемента НЕ, выход которого соединен с С-входом шестого триггера , D-вход которого соединен с инверсным выходом третьего триггера, вторым входом третьего элемента И, Овходом п того триггера и вторым входом второго элемента И, выход которого соединен с

S-входом п того триггера, С-вход которого соединен с выходом п того элемента НЕ и первым входом третьего элемента И-НЕ, второй вход и выход которого соединены соответственно с выходом третьего элемента НЕ и с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента ИЛИ, а выход первого элемента ИЛИ соединен с R-входом третьего триггера, входом сброса счетчика, R-входом п того триггера, выход которого соединен с первым входом четвертого элемента ИЛИ-НЕ, второй вход и выход которого  вл ютс  соответственно входом сигнала Адрес и выходом сигнала Выборка , S-вход шестого триггера соединен с выходом третьего элемента И, а инверсные выходы п того и шестого триггеров  вл ютс  соответственно выходом сигнала Запись в буферное запоминающее устройство и выходом сигнала Прибавление единицы в счетчик адреса.

Существенными отличи ми устройства  вл ютс  наличие дешифратора, п того и шестого триггеров, первого элемента ИЛИ, третьего элемента И-НЕ, первого, второго и третьего элементов И, четвертого и п того элементов НЕ, четвертого элемента ИЛИ- НЕ, а также св зей этих элементов между собой и с известными блоками и элементами , что позвол ет организовать сигналы записи, выборки, смены адресов во временном цикле записи информации в, блок буферной пам ти, причем дл  формировани  сигналов записи, выборки, смены адреса используютс  импульсы тактовой частоты, получаемой с выхода телекамеры, что дает возможность исключить сбои в работе устройства , а также позвол ет работать с телекамерами , имеющими различные тактовые частоты.

/

На чертеже приведена структурна  схема устройства.

Устройство содержит первый 1, второй 2 и третий 3 элементы НЕ, первый элемент ИЛИ-НЕ 4, первый 5 и второй 6 элементы И-НЕ, второй элемент ИЛИ-НЕ 7, первый триггер 8, первый элемент И 9, третий 10 и четвертый 11 элементы И-НЕ, третий элемент ИЛИ НЕ 12,формирователь импульсов , счетчик 14, первый элемент ИЛИ 15, четвертый элемент НЕ 16, второй триггер 17, элемент 18 задержки, п тый элемент И-НЕ 19. второй элемент ИЛИ 20, дешифратор 21, второй элемент И 22, п тый элемент НЕ 23, третий элемент И 24, третий 25 и четвертый 26 триггеры, третий элемент ИЛИ 27, п тый 28 и шестой 29 триггеры четвертый элемент ИЛИ-НЕ 30.

Предлагаемое устройство работает в составе известного устройства ввода изображени  в ЭВМ, в которое вход т известные блоки - регистр сдвига, регистр приема 5 блок буферной пам ти, счетчик адреса, блок канальных приемопередатчиков, блок св зи с ЭВМ. Устройство предназначено дл  уп равлени  указанными блоками в режимах записи изображени  в блок буферной пам - 10 ти и считывани  его из блока буферной пам ти в ЭВМ дл  обработки.

В устройстве с первого по третий элементы НЕ 1-3, первый элемент ИЛИ-НЕ 4, первый 5 и второй 6 элементы И-НЕ, второй 5 элемент ИЛИ-НЕ 7, первый триггер 8, первый элемент 9 И, третий 10 и четвертый 11 элементы И-НЕ, третий элемент ИЛИ-НЕ 12, формирователь 13, счетчик 14 бит, первый элемент ИЛИ 15, четвертый элемент НЕ

0 16, второй триггер 17, элемент 18 задержки, п тый элемент И-НЕ 19, второй элемент ИЛИ 20, четвертый триггер 26 и третий элемент ИЛИ 27 образуют узел управлени , предназначенный дл  управлени  приемом

5 одного кадра телевизионного изображени  Элементы выполнены на микросхемах серии 155, в частности элементы 15, 20, 27, 22 и 24 выполнены на микросхеме К155ЛИ1, К155ЛЛ1. Получив команду от ЭВМ на ввод

0 изображени  (сигнал Первый разр д на D -вход второго триггера 17}, узел управлени  по началу следующего кадра выдает разрешение на ввод изображени  в блок буферной пам ти, открывает четвертый эле5 мент И-НЕ 11, а по окончании ввода выставл ет сигнал готовности в ЭВМ с выхода триггера 26 по 7 разр ду шины данных ЭВМ.

Дешифратор 21, счетчик 14 бит, четвер0 тый элемент НЕ 16, второй элемент И 22, п тый элемент НЕ 23, третий элемент И 24, третий 25, п тый 28 и шестой 29 триггеры, четвертый элемент ИЛ И-НЕ 30 и св зи между ними образуют формирователь цикла за5 писи, выборки, смены адреса в циклах записи 16-разр дных слов в блок буферной пам ти. При этом в формировании сигналов записи ЗАГГ и выборки CS дл  блока буферной пам ти участвуют четвертый эле0 мент ИЛИ-НЕ 30, третий 25 и п тый 28 триггеры, второй элемент И 22, п тый элемент НЕ 23, дешифратор 21 (выходы 1-го и 10-го импульсов), счетчик 14 бит, первый элемент И 9, третий элемент И-НЕ 10, пер5 вый злеглент ИЛИ 15, а при формировании сигнала смены адреса +1 Сч A3 дл  счетчика адреса участвуют третий 25 и шестой 29 триггеры, третий элемент И 24, четвертый элемент НЕ 16, дешифратор 21 (выходы второго и шестнадцатого импульсов), счетчик

14 бит, первый элемент И 9, третий элемент И-НЕ 10, первый элемент ИЛИ 16, импульсы с выхода дешифратора 21 синхронизированы импульсами тактовой частоты Тч, поступающей с выхода телекамеры на счетный вход счетчика 14 бит через первый элемент НЕ 1 и первый элемент И 9

Счетчик бит предназначен дл  подсчета в блоке числа бит информации, поступающей на вход регистра сдвига в виде видеосигнала , дл  выдачи при переполнении счетчика 4 бит сигнала перезаписи 16-разр дного слова из регистра сдвига в регистр приема, дл  формировани  двоичных кодов на информационных выходах счетчика 14 бит и на входах дешифратора 21 по мере заполнени  счетчика 14 биттз ктовой частотой

Режстр сдвига - это регистр последовательно-параллельного действи , предназначенного дл  преобразовани  видеосигнала, поступающего на информационный вход регистра сдвига, в параллельный 16-разр дный код при подаче на вход синхронизации регистра сдвига 16 импульсов тактовой частоты

Регистр приема предназначен дл  приема информационного 16-разр дного слова от регистра сдвига в момент переполнени  счетчика 14 бит и дл  хранени  этого слова в течение каждого последующего, начина  с второго, цикла заполнени  счетчика 14 бит шестнадцатью битами, в течение этого вре- 2 го, 1-го, 10-го и 16-го битов формируютс  импульсы записи ЗАП, выборки CS и смены адреса +1Сч A3, предназначенного дл  записи 16-разр дного слова из регистра приема в блок буферной пам ти. По окончании цикла записи слова в блок буферной пам ти по выбранному адресу адрес увеличиваетс  на единицу по импульсу, сформированному с переднего фронта импульса смены адреса +1Сч A3.

Блок буферной пам ти предназначен дл  заполнени  и хранени  введенного кадра телевизионного изображени , Блок выполнен на 16-статических запоминающих элементах.

Счетчик адреса предназначен дл  формировани  адреса, по которому происходит запись очередного информационного слова в блок буферной пам ти в режиме ввода изображени  в блок буферной пам ти, и дл  записи адреса от ЭВМ по которому производитс  считывание информации из блока буферной пам ти в канал ЭВМ в режиме ввода информации в ЭВМ.

Блок канальных приемопередатчиков предназначен дл  приема информации из блока буферной пам ти в ЭВМ, передачи

данных и адреса из ЭВМ в блок управлени . Блок канальных приемопередатчиков состоит из 4 магистральных приемопередатчиков , которые наход тс  в режиме приема

информации от ЭВМ. В режим выдачи информации в ЭВМ приемопередатчики перевод тс  сигналом ПРД от блока св зи с ЭВМ,

Блок св зи с ЭВМ предназначен дл 

0 организации обмена информацией с ЭВМ, в его функции входит дешифраци  адреса, выполнение канальных операций Ввод-вывод .

Устройство работает следующим обра5 зом.

Устройство обеспечивает работу в двух режимах - в режиме ввода информации в блок буферной пам ти от телекамеры и обмена с ЭВМ.

0 Режим ввода информации от телекамеры .- -

В этом режиме видеоинформаци , принимаема  от телекамеры регистром сдвига , поступает пословно в регистр приема, из

5 него в блок буферной пам ти и запоминаетс  в последнем.

Пор док выполнени  операций следующий . Дл  перевода устройства в режим приема информации от телекамеры, ЭВМ

0 формирует команду сброса устройства, поступающую на элементы 20 и 27, а затем записывает единицу (по 1-му разр ду канала данных ЭВМ) в регистр управлени  и состо ни  (включающий первый триггер 8

5 разрешени  приема, второй триггер 17 пуска , четвертый триггер 26 готовности); дл  этого в цикле работы Вывод ЭВМ подает импульс Первый разр д на D-вход триггера 17, в результате чего триггер 17 пуска

0 переводитс  в единичное состо ние, формирователь 13 формирует положительный импульс по переднему фронту сигнала Пуск, который переводит устройство в исходное состо ние, организу  сигнал сброса

5 устройства на выходе третьего элемента ИЛи 27,

Сигнал Пуск поступает на вход второго элемента И-НЕ, на выходе которого формируетс  положительный перепад по

0 заднему фронту кадрового импульса КГИ, поступающему на второй вход второго элемента И-НЕ, т. е. по началу телевизионного кадра, устанавливающий первый триггер 8 Разр. пр. в О сигналом с выхода второго

5 элемента И-НЕ, поступающего на С-вход первого триггера 8.

На выходе второго элемента ИЛИ-НЕ 7 формируетс  сигнал высокого уровн , разрешающий прохождение тактовой частоты Тч через четвертый элемент И-НЕ 11 на

вход синхронизации регистра сдвига и через первый элемент И 9 на счетный вход счетчика 14 Опт. Счетчик 14 бит по мере заполнени  его импульсами тактовой частоты формирует на информационных выходах коды, поступающие на входы дешифратора 21, формирующего на выходах (первом, втором , дес том и шестнадцатом) импульсы, служащие Дл  формировани  на элементах 16,22,23,24,25,28,29 и 30 сигналов записи, выборки дл  блока буферной пам ти и сигнала смены адреса дл  счетчика адреса.

На выходе переполнени  счетчика 14 бит по каждому 16 му импульсу тактовой частоты формируетс  импульс переполне- ни , который через элемент 18 задержки, воздейству  на синхровход регистра приема , перезаписывает информационное слово из регистра сдвига в регистр приема, кроме того, импульс переполнени  с выхода счетчика бит переводит третий триггер 25 в состо ние 1, сигнал с инверсного выхода триггера 25 разрешает формирование сигналов записи ЗАП на выходе п того 28 триггера и сигнала выборки CS на выходе четвертого элемента ИЛИ-НЕ 30 дл  блока буферной пам ти и дл  счетчика адреса сигнала смены адреса +1 Сч A3, на выходе шестого триггера, который увеличивает содержимое счетчика адреса на единицу

После заполнени  информацией блока буферной пам ти счетчик адреса вырабатывает сигнал переполнени  ПРП, который устанавливает четвертый триггер 26 готовности в единичное состо ние и сбрасывает первый триггер 8 Разр пр. и второй триггер 17 Пуск. На этом процесс ввода изоб ра- жени  в блок буферной пам ти прекращаетс .

Режим обмена с ЭВМ.

В этом режиме информаци , записанна  в блок буферной пам ти, может быть Считана ЭВМ при выполнении канальной операции Ввод. Пор док выполнени  операций следующий. ЭВМ в адресной части передает адрес  чейки пам ти блока буферной пам ти по шинам адреса и данных КДА (СО-15)Н в блок канальных приемопередатчиков и по шинам адреса, данных и управлени  в блок св зи с ЭВМ. Блок св зи С ЭВМ дешифрирует адрес данного блока управлени .

Через 150 не после выдачи адреса в канал ЭВМ вырабатываетс  сигнал КСИ- АН, поступающий на один вход второго элемента И-НЕ 19, на второй вход которого поступает открывающий сигнал в виде высокого потенциала с инверсного выхода второго триггера 17. С выхода второго элемента И-НЕ 19 передний фронт сигнала

СИАН записывает в счетчик (регистр) адреса адрес выбранной  чейки блока буферной пам ти, адрес запоминаетс  в регистре адреса. Далее ЭВМ снимает информацию с линии КДА(СО-15)Н, выставл ете блок св зи сигнал КВВЛДН, сигнализиру  о готовности ЭВМ прин ть информацию. Блок св зи с ЭВМ, прин в сигналы КСИАН и КВВДН, формирует сигнал ПРД, который переводит блок канальных приемопередатчиков в режим чтени  информации в ЭВМ. Сигнал выборки CS дл  блока буферной пам ти при чтении из него информаци  в канал ЭВМ при выполнении ЭВМ цикла Ввод формируетс  в блоке св зи с ЭВМ из дешифрированного в блоке св зи с ЭВМ адреса и сигнала СИАН, этот сигнал поступает на один вход Адр. четвертого элемента ИЛИ-НЕ 30, с выхода которого, он поступает на вход CS блока буферной пам ти и разрешает его работу. В результате информаци  из нужной  чейки пам ти блока буферной пам ти поступает в ЭВМ дл  дальнейшей обработки.

Блок св зи с ЭВМ формирует с задержкой относительно сигнала К Ввод Н сигнал К СИП Н, который извещает ЭВМ, что информаци  выставлена в канал ЭВМ, ЭВМ принимает сигнал К СИП Н, данные из канала и снимает сигнал К Ввод. Блок св зи с ЭВМ снимает сигнал К СИП Н, заверша  передачу данных к ЭВМ, по заднему фронту сигнала К СИП Н снимает сигнал К СИП А, заверша  канальный цикл Ввод.

VcTponctBO может быть использовано при создании гибких производственных модулей дл  очувствлений роботов и т. д. в случа х, когда примен етс  обработка дву.- мерных изображений бинарным методом. Устройство позвол ет вести ввод видеоинформации в ЭВМ со скоростью телевизирн- ной развертки, при этом устройство может работать благодар  введению блока управлени , с различной тактовой частотой, принимаемой с интерфейса телекамеры. Введение дешифратора 21, триггеров 28 и 29, элементов 9, 10, 15, 16, 23, 22, 24 и 27 со св з ми позвол ет увеличить помехозащищенность устройства, исключа  сбои в работе за счет формировани  фронтов и спадов импульсов записи, выборки, смены адреса от тактовой частоты.

Предлагаемое устройство по сравнению с известным позвол ет повысить помехозащищенность и расширить функциональные возможности устройства дл  ввода изображени  в ЭВМ за счет обеспечени  возможности работы с различными тактовыми частотами и устранени  сбоев при записи информации в буферную пам ть

Claims (1)

1. Формула изобретени  Устройство дл  управлени  вводом изображени , содержащее три элемента НЕ, четыре элемента И-НЕ, три элемента ИЛИ- НЕ. два элемента ИЛИ, четыре триггера, формирователь импульсов, элемент задержки и счетчик, выход переполнени  которого соединен с входом элемента задержки, выход которого  вл етс  первым выходом блока управлени , первый вход третьего элемента И-НЕ  вл етс  перв йм вУодом блока управлени , первый вход третьего элемента И-НЕ  вл етс  первым входом устройства , D и С-входы второго триггера  вл ютс  соответственно вторым и третьим входами устройства, второй выход второго триггера соединен с вторым вводом третьего элемента И-НЕ, первыми входами третьего и второго элемента ИЛИ-НЕ, второй вход и выход последнего соединены соответственно с выходом первого триггера и с первым входом четвертого элемента И-НЕ, выход которого  вл етс  вторым выходом устройства, второй - четвертый входы четвертого элемента И-НЕ соединены соответственно с выходами первого - третьего элементов НЕ, вход третьего элемента НЕ  вл етс  четвертым входом устройства и соединен с первыми входами первого элемента ИЛИ-НЕ и первого элемента И-НЕ, выход которого  вл етс  третьим выходом устройства, второй вход первого элемента И-НЕ соединен с первым выходом второго триггера, входом формировател  импульсов , первым входом второго элемента И-НЕ , второй вход которого соединен с входом второго элемента НЕ и  вл етс  п тым входом устройства, выход второго эле- мента И-НЕ соединен с входом синхронизации первого триггера, D-вход которого соединен с шиной нулевого потенциала устройства, а S-вход - с входом обнулени  второго триггера и выходом второго элемента ИЛИ, первый вход которого соединен с S-входом четвертого триггера и  вл етс  шестым входом устройства, второй вход второго элемента ИЛИ соединен с первым входом первого элемента ИЛИ и  вл етс  седьмым входом устройства, выход четвертого триггера  вл етс  четвертым выходом устройства, вход первого элемента НЕ  вл етс  восьмым входом устройства.

   выход первого элемента ИЛИ-НЕ соединен с вторым входом третьего элемента ИЛИ- НЕ, выход которого  вл етс  п тым выходом устройства, выход формировател 

   импульсов соединен с вторым входом первого элемента ИЛИ, выход которого соединен с входом обнулени  четвертого триггера, вторым входом первого элемента ИЛИ-НЕ и  вл етс  шестым выходом устройства , выход третьего элемента И-НЕ  вл етс  седьмым выходом устройства, отличающеес  тем, что, с целью повышени  помехозащищенности устройства, оно содержит четвертый и п тый элементы НЕ,

   п тый элемент И-НЕ, три элемента И, третий элемент ИЛИ, четвертый элемент ИЛИ- НЕ, п тый и шестой триггеры, дешифратор, первый - третий входы и выход первого элемента И соединены соответственно с выходами первого и второго элементов НЕ, выходом второго элемента ИЛИ-НЕ и счетным входом счетчика, выход переполнени  и группа информационных выходов счетчика соединены соответственно с S-входом

   третьего триггера и группой информационных входов дешифратора, первый-четвертый выходы которого соединены соответственно с первыми входами второго и третьего элементов И, входами п того и

   четвертого элементов НЕ, выход последнего соединен с входом синхронизации шестого триггера, D-вход которого соединен с выходом третьего триггера, вторым входом третьего элемента И, D-входом п того триггера и вторым входом второго элемента И, выход которого соединен с S-входом п того триггера, вход синхронизации которого соединен с выходом п того элемента НЕ и первым входом п того элемента И-НЕ, второй вход и выход которого соединены соответственно с выходом третьего элемента НЕ и с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента ИЛИ - с входами обнулени  третьего триггера, счетчика и п того триггера, выход которого соединен с первым входом четвертого элемента ИЛИ-НЕ, второй вход и выход которого  ел ютс  соответственно

   дев тым входом и восьмым выходом устройства , S-вход шестого триггера соединен с выходом третьего элемента И, выходы п того и шестого триггеров  вл ютс  соответственно дев тым и дес тым выходами

   устройства.

   Ъ