SU1742762A1

SU1742762A1 - Устройство дл зондировани ионосферы

Info

Publication number: SU1742762A1
Application number: SU904783775A
Authority: SU
Inventors: Иван Иосифович Корниенко; Павел Владимирович Сахон; Сергей Васильевич Омельченко
Original assignee: Научно-исследовательский институт радиотехнических измерений
Priority date: 1990-01-18
Filing date: 1990-01-18
Publication date: 1992-06-23

Abstract

Использование: в электроизмерительной технике при частотном зондировании ионосферы. Сущность изобретени : устройство содержит передатчик, приемник, синтезатор частот, синхронизатор. Выходы приемника соединены с первым и вторым входами цифрового блока анализа и фильтрации сигнала, имеющего три выхода, причем второй и третий выходы соединены с блоком кодировани . Отраженный от ионосферы видеосигнал, прин тый приемником и обработанный цифровым блоком анализа и фильтрации сигнала, в виде кода временного запаздывани между зондируемым сигналом и прин тым отраженным и фильтрованным сигналом поступает на блок кодировани дл выдачи полученной информации пользователю. 5 ил.

Description

Изобретение относитс к радиоизмерительной технике и может быть использовано при радиозондировании ионосферы.

Известно устройство дл зондировани ионосферы, содержащее приемопередающую антенну с коммутатором, подключающим антенну к передатчику при передаче сигналов и к супергетеродинному приемнику при приеме отраженных сигналов, синтезатор частот с электронным коммутатором и блоком усилителей высокой частоты, блок согласовани и блок кодировани , соединенные с блоком мозаичной пам ти и блоком электронного календар , управл ющий формировател ми записи многоэлектродного узла записи.

Устройство имеет недостаточную точность измерений из-за обработки сигналов аналоговым методом; наличие аналоговых элементов, имеющих большой разброс параметров , усложн ет настройку, кроме того получаемые снимки ионограмм имеют недостаточное качество из-за регистрации возможных помех.

Наиболее близким по технической сущности к предлагаемому техническому решению вл етс устройство дл зондирогат,. ионосферы, которое состоит из передатчика , приемника, к выходу которого подключен анализатор помех, синтезатора, каскада с регулируемым коэффициентом передачи (буферного усилител ), синхронизатора, измерител амплитуд отражений, первого и второго ключей, элемента пам ти, Функционального преобразовател и коммутатора с подключенным к второму входу источником опорного напр жени .

Однако известное устройство имеет низкую точность и помехозащищенность измерений.

,жЛ

Цель изобретени - повышение точности измерений и соотношени сигнал/шум.

На фиг. 1 приведена блок-схема устройства; на фиг. 2 - функциональна схема синхронизатора; на фиг. 3 - блок-схема цифрового блока некогерентного накоплени и фильтрации сигнала; на фиг. 4 - блок- схема схемы поиска максимума; на фиг. 5 - блок-схема схемы оценки дисперсии шума и формировани порога.

Устройство содержит передатчик 1, приемник 2, синтезатор 3, синхронизатор 4, первый, второй и третий выходы которого соединены с управл ющими входами соответственно передатчика 1, приемника 2 и синтезатора 3, первый выход которого подключен к второму входу приемника 2, а второй выход подключен к основному входу передатчика 1. Выходы приемника 2 соединены с первым 5 и вторым 6 входами цифрового блока 7 анализа и фильтрации сигнала соответственно, первый выход 8 которого соединен с вторым входом синтезатора 3, второй 9 и третий 10 выходы цифрового блока 7 анализа и фильтрации соединены соответственно с первым и вторым входами блока 11 кодировани .

Четвертый выход синхронизатора 4 соединен с третьим входом блока 11 кодировани , выходна шина синхронизатора 4 соединена с входной шиной цифрового блока 7 анализа и фильтрации сигнала. Цифровой блок 7 анализа и фильтрации сигнала состоит из первого 12 и второго 13 аналого- цифровых преобразователей, первый 14,1- 14.1 и второй 15,1-15,1 выходы которых подключены к первому и второму входам цифрового блока 16 некогерентного накоплени и фильтрации сигнала (где I - произвольное целое число), первый выход 17 которого соединен с первым входом схемы

18поиска максимума и с первым входом схемы 19 оценки дисперсии шума и формировани порога, выход которой подключен к третьему входу цифрового блока 16 некогерентного накоплени и фильтрации сигнала и одновременно вл етс первым выходом 8 цифрового блока 7 анализа и фильтрации сигнала, вторым выходом 9 которого вл етс второй выход цифрового блока 16 некогерентного накоплени и фильтрации сигнала. Второй вход 20 схемы

19оценки дисперсии шума и формировани порога соединен с первым выходом схемы 18 поиска максимума, второй выход которой вл етс третьим выходом 10 цифрового блока 7 анализа и фильтрации сигнала, первым 5 и вторым 6 входами которого вл ютс входы соответственно первого 12 и второго 13 аналого-цифровых преобразователей (АЦП). Входна шина цифрового блока 7 анализа и фильтрации сигнала подключена к первому 12 и второму 13 АЦП, цифровому блоку 16 некогерентного накоплени и

фильтрации сигнала, схема 18 поиска максимума и схеме 19 оценки дисперсии шума и формировани порога.

Синхронизатор 4 (фиг. 2) содержит кварцевый генератор 21 импульсов и счетчик-делитель 22 тактовой частоты, состо щий из I последовательно соединенных т-разр д- ных счетчиков 22.1-22.1 с выходами 23-32, где m - произвольное целое число.

Цифровой блок 16 некогерентного накоплени и фильтрации сигнала (фиг. 3) состоит из одинаковых по конструкции первого 33.1 и второго 33.2 каналов и выходного посто нного запоминающего устройства (ПЗУ) 34, каждый из каналов 33.1 и 33.2

содержит lm-разр дных регистров 35.1-35.1 сдвига, m ПЗУ 36.1-36.т, сумматор37, мультиплексор 38 с пам тью и оперативное запоминающее устройство (ОЗУ) 39.

Первый 14.1-14.1 и второй 15.1-15.1 выходы АЦП 12 и 13 служат входами цифрового блока 16 некогерентного накоплени и фильтрации сигнала и соединены с информационными входами регистров 35.1-35.1 сдвига первого и второго каналов 33.1 и 33.2

соответственно.

В каждом канале выходы первых разр дов регистров 35.1-35.1 сдвига соединены с входами первого ПЗУ 36.1 и т.д., выходы m-разр дов соединены с входами т-го ПЗУ

36.т, первые выходы ПЗУ 36.1-36.т соединены с первыми входами сумматора 37, выходы которого через мультиплексор 38 с пам тью соединены с первыми входами ОЗУ 39, выходы которого соединены с (т+1)

входной шиной сумматора 37. Выход4 ОЗУ 39 первого 33.1 и второго 33,2 каналов соединены также с первыми и вторыми входами выходного ПЗУ 34, первый и второй выходы которого вл ютс первым и вторым

выходами иибоового блока 16 некогерентного накоплени и фильтрации сигнала. Тактовые входы регистров 35.1-35.1 сдвига объединены и образуют входную шину кана- ла. Входные шины и адресные входы ОЗУ 39

первого 33.1 и второго 33.2 каналов объединены во входную шину цифрового блока 16 некогерентного накоплени и фильтрации сигнала, третьим входом которого вл ютс соединенные между собой управл ющие

входы мультиплексора 38 с пам тью первого 33.1 и второго 33.2 каналов, вторые выходы ПЗУ 36.1-36.m первого канала 33.1 соединены с вторыми входами сумматора 37 второго канала 33.2, вторые выходы ПЗУ

36.1-36.m которого соединены с вторыми входами сумматора 37 первого канала 33.1. Схема 18 поиска максимума (фиг. 4) состоит из первого устройства 40 сравнени , регистра 41 параллельной записи, регистра 42 храме- ни , счетчика 43, второго устройства 44 сравнени , мультиплексора 45, первого46 и второго 47 триггеров, регистров 48.1-48.1 сдвига, где i - произвольное целое число. Первые входы первого усилител 40 сравне- ни и регистра 41 параллельной записи соединены первой входной шиной 17. Первые выходы регистра 41 параллельной записи соединены с вторыми входами первого устройства 40 сравнени и с первыми входами регистра 42 хранени . Первые выходы счетчика 43 соединены с вторыми входами регистра 41 параллельной записи, вторые выходы которого соединены с вторыми входами регистра 42 хранени , выход первого устройства 40 сравнени соединен с управл ющим входом регистра 41 параллельной записи. Первые 1...П выходов регистра 42 хранени соединены соответственно с первыми входами второго устройства 44 срав- нени и с первыми 1...м информационными входами мультиплексора 45 (где п - произвольное целое число, причем n i), последующие п+1,.,1 выходы регистра 42 хранени соответственно соединены с последующи- ми первыми П+1...1 информационными входами мультиплексора 45, вторые выходы счетчика 43 соединены соответственно с последующими входами мультиплексора 45, первый выход которого соединен с входом последовательной записи первого регистра 48.1 сдвига, и т.д., i-й выход мультиплексора 45 - с входом последовательной записи 1-го регистра 48.1 сдвига соответстваенно. Первый и второй выходы первого регистра 48.1 сдвига соединены с вторым и третьим информационными входами мультиплексора 45 соответственно и т.д., первый и второй выходы i-ro регистра 18.1 сдвига соединены соответственно с вторым и третьим i-ми ин- формационными входами мультиплексора 45.

Первые 1...П первых выходов регистров 48.1-48.1 сдвига подключены к вторым входам второго устройства 44 сравнени и к первой выходной шине 20, последующие П+1...1 первых выходов регистров 48.П+1- 48.) сдвига подключены к второй выходной шине 10. Управл ющий выход счетчика 43 соединен с установочным входом второго триггера 47, С-вход которого соединен с выходом второго устройства 44 сравнени , выходы первого 46 и второго 47 триггеров соединены с первым и вторым адресными входами мультиплексора 45, выход второго

триггера 47 соединен также с установочным входом первого триггера 46, тактовый вход которого соединен с тактовыми входами регистра 42 хранени , счетчика 43, регистров 48.1-48.1 сдвига и подключены к второй входной шине.

Схема 19 оценки дисперсии шума и формировани порога (фиг. 5) состоит из посто нного запоминающего устройства (ПЗУ) 49, сумматора 50, регистра 51 параллельной записи, мультиплексора.52 и устройства 53 сравнени . Первый вход 17 схемы 19 оценки дисперсии шума и формировани порога соединен с первым входом ПЗУ 49, первый выход которого соединен с первым входом устройства 53 сравнени , второй вход которого соединен с вторым входом 20 схемы 19 оценки дисперсии шума и формировани порога, а ее выходом вл етс выход 8 устройства 53 сравнени . Второй выход ПЗУ 49 соединен с первым входом сумматора 50, выход которого через регистр 51 параллельной записи соединен с вторым входом ПЗУ 49 и с входом мультиплексора 52, выход которого соединен с вторым входом сумматора 50. Управл ющий вход регистра 51 па- раллельной записи соединен с управл ющим входом мультиплексора 52 и вл етс третьим входом схемы 19 оценки дисперсии шума и формировани порога.

Устройство работает следующим образом .

Синтезатор 3 формирует гетеродинный первый сигнал приемника 2 и второй сигнал возбуждени , который подаетс на основной вход передатчика 1. Амплитудно-фазова (частотна ) характеристика видеоимпульсов, используемого в модул торе передатчика 1, формируетс синхронизатором 4, согласующим во времени работу всех систем ионосферной станции. При этом сигналы с выходов 30, 31, 29 и 32 синхронизатора 4 поступают соответственно на приемник 2, передатчик 1, синтезатор 3 и блок 11 кодировани устройства. Выходы 23-28 синхронизатора 4 образуют его выходную шину и служат дл синхронизации цифрового блока 7 анализа и фильтрации сигнала.

В качестве кварцевого генератора 21 синхронизатора 4 можно использовать, например , схему генератора, построенного на микросхеме 564 ЛН2.

В качестве счетчика-делител 22 могут быть использованы, например, микросхемы 564 ИЕ9.

Устройство дл зондировани ионосферы работает сеансами. За каждый сеанс зондировани осуществл етс последовательный пробег по всех фиксированным частотам

ионозонда - после фиксировани прин того отраженного сигнала на первой частоте, синхронизатор 4 посылает сигнал на переключение частот в синтезаторе 3 частот и генерируетс новый импульс на следующей частоте зондировани ионосферы. После прохождени всех частот схемы синтезатор 3 частот возвращаетс в исходное состо ние .

В основу работы синтезатора 3 частот положен принцип программируемой системы фазовой автоподстройки. Синтезатор 3 содержит цепи точной и грубой установки частоты. Перестройка по частоте осуществл етс с посто нной скоростью в одном на- правлении от минимальной до максимальной частоты.

В качестве синтезатора 3 может быть использован цифровой синтезатор частоты с программируемой системой фазовой автоподстройки , который состоит из устройства грубой установки, импульсно-фазового детектора , перестраиваемого генератора, устройства адаптивной коррекции, импульсно-фазового детектора, делител частоты с переменным коэффициентом делени , формировател команд переписи и установки коэффициента делени ,

С выхода перестраиваемого генератора (первый выход синтезатора 3) сигнал подаетс на вход преобразовател приемника 2 и служит гетеродинным сигналом, а с выхода возбудител передатчика 1 (второй выход синтезатора 3) сигнал поступает на вход канала формировани частоты возбудител передатчика 1.

Коды дл схемы грубой установки, сигнал опорной частоты на импульсно-фазовый детектор, а также синхрочастота с сигналом начальной установки дл схемы формировани команд переписи и установки коэффициента делени вл ютс первыми входами синтезатора 3 частот.

Формирователь команд переписи и установки коэффициента делени может быть выполнен в виде последовательно соединенных счетчиков, синхрочастота которого и сигнал начальной установки подаетс с синхронизатора 4, а вход разрешени счета вл етс вторым входом синтезатора 3 частот .

В качестве счетчиков формировател команд переписи и установки коэффициента делени могут быть использованы счетчи- ки типа 564 ИЕ10, при этом вход Разрешение СЕ вл етс вторым входом синтезатора 3 частот, а синхровход и вход установки соединены с синхронизатором 4.

Прин тый приемником 2, усиленный в полосе частот, отраженный от ионосферы

видеосигнал с первого и второго выходов приемника 2 поступает соответственно на входы 5 и 6 первого 12 и второго 13 АЦП цифрового блока 7 анализа и фильтрации

сигнала в виде двух квадратурных составл ющих , сопр женных по Гилберту, где преобразуетс в цифровой код посредством импульсов, Поступающих по выходной шине 25 синхронизатора 4.

0С выходов 14.1-14.1 и 15.1-15.1 первого

12 и второго 13 АЦП 1-разр дный цифровой код подаетс на I информационных входов регистров 35.1-35.1 сдвига первого и второго каналов 33.1 и 33.2 соответственно циф5 рового блока 16 некогеретного накоплени и фильтрации сигнала, в которых ммпульсс - ми, поступающими по выходной шине 26 синхронизатора 4, происходит сдвиг с каждым приходом нового оцифрованного кода

0 с АЦП 12 и 13. Далее в каждом канале 33.1 и 33.2 цифровой код с первых выходов регистров 35.1-35 I сдвига подаетс на входы первого ПЗУ 36.1 и т.д , цифровой код с т-х выходов регистров 35 1-35Л сдвига подзет5 с на входы m-ro ПЗУ 36.т.

Сумматор 37 суммирует выходные коды с ПЗУ 36.1-36.rn и код с ОЗУ 39, имеющий ь исходное состо нии нулевое значение, С сумматора 37 выходной код записываетс в

0 мультиплексор 38 с пам ; ью и далее в ОЗУ 39 по адресу, выдаваемому по выходной шине 27 синхронизатором 4. В случае переполнени сумматора 37 по сигналу переноса на выходах ОЗУ 39 Формируетс единичный

5 код. При этом в ПЗУ 36 1-36.m первого канала 33.1 учитываютс соответствующие составл ющие (с 1-й по m-ю) импульсной характеристики цифрового фильтра и их нелинейное преобразование входного кода, а

0 в ПЗУ 36.1-36.m второю канала 33 2 учитываютс квадратурные составл ющие импульсной характеристики цифрового фильтра.

С выхода ОЗУ 39 первого канала 33.1

5 сигналы поступают на первый вход выходного ПЗУ 34, на второй вход которого поступают сигналы с ОЗУ 39 второго канала 33 2 В выходном ПЗУ 34 табличным способом производитс обработка входных сигналов

0 возведение в квадрат, сложение и извлечение квадратного корн , полученный сигнал снимаетс с первого выхода 17 выходного ПЗУ 34, на второй выход 9 которого приходит информаци о фазе сигнапа также с

5 -использованием табличного способа:

Ј arctgA1/A2

где А1 - код вычисленной реальной составл ющей сигнала на входе выход го ПЗУ 34; А2 - код вычисленной мнимо ;оставл ющей сигнала на входе выгодного ПЗУ о С первого выхода 17 цифрового блока 16 некогерентного накоплени и фильтрации сигналы поступают на схему 18 поиска максимума и схему 19 оценки дисперсии шума и формировани порога.

Схема 18 поиска максимума работает следующим образом. Сначала методом последовательного сравнени с помощью первого устройства 40 сравнени осуществл етс поиск максимума кода дл одной высоты. В начальный момент сигналом синхронизатора 4 с выхода 23 обеспечиваетс установка в исходное состо ние регистра 42 хранени , счетчика 43, триггеров 46 и 47 и регистров 48.1-48.1 сдвига. Входной код поступает на первые входы первого устройства 40 сравнени цифрового блока 16 некогерэнтного накоплени и фильтрации сигнала непосредственно, а на вторые входы - через регистр 41 параллельной записи, режимом записи которого управл ет выходной сигнал первого устройства 40 сравнени .

При превышении вновь пришедшего кода над кодом, поступающим из регистра 41 параллельной записи, первое устройство 40 сравнени формирует сигна-ч записи нового значени кода с цифрового блока 16 некогерентного накоплени и фильтрации сигнала в регистр 41 параллельной записи с одновременной фиксацией кода номера данной высоты (фазы) по вторым входам в этом же регистре 41 параллельной записи, идущего с первых выходов счетчика 43. Далее по сигналу с синхронизатора 4 (с выхода 24) код данной высоты (фазы) и его номер переписываютс в регисто 42 хранени .

На втором устройстве 44 сравнени сравниваютс коды с выходов регистра 42 хранени и коды n-х разр дов регистров 48.1-48.п сдвига, так как последние находились в исходном состо нии (код, хран щийс в регистрах 48.1-48.п сдвига, меньше кода на выходе регис.ра 42 хранени ), срабатывает второе устройство 44 сравнени , выходна команда которого устанавливает второй триггер 47 в единичное состо ние, в результате через мультиплексор 45 импульсом синхронизации с синхронизатора 4 (с выхода 28) происходит запись выходного кода регистра 42 хранени и с выходов счетчика 43 на входы последовательной записи регистров 48.1-48.1 сдвига, кеды с выходов счетчика 43 соответствуют номерам разных высот.

При этом, если второе устройство 44 сравнени не срабатывает, то по заднему фронту импульсов синхронизации происходит сдвиг кодов в регистрах 48.1-48.1 сдвига .

Если код регистра 42 хранени не превысил коды, записанные в разр дах регистров 48.1-48.ri сдвига, то после m-го сдвига происходит нова выдача кода с регистра 42

хранени . Если код регистра 42 хранени превысил один из кодов, записанный в каком-то разр де регистров 48.1-48.п сдвига после i-ro сдвига, то срабатывает второе устройство 44 сравнени , выходна команда

0 которого устанавливает второй триггер 47 в единичное состо ние, и далее аналогично вышеописанному. Таким образом, осуществл етс выбор максимального значени кода дл разных высот.

5 По заднему фронту импульса синхронизации синхронизатора 4 (с выхода 28) происходит запись и сдвиг информации в регистрах 48.1-48.П сдвига, поступающей с выходов регистра 42 хранени . Далее по

0 переднему фронту импульса синхронизации первый триггер 46 устанавливаетс в единичное состо ние, подключа через мультиплексор 45 вторые выходы регистров 48.1-48.1 сдвига к входам их последователь5 ной записи. При этом с приходом (m-i-1) импульсов синхронизации происходит (m-i- 1) циклический сдвиг кодов, записанных в регистры 48.1-48.1 сдвига, т.е. происходит запись кода разных высот совместно с их

0 номером. Далее процесс повтор етс , С первых выходов 20 регистиров 48.1-48.ri сдвига сигналы поступают на схему 19 оценки дисперсии шума и формировани порога, а с первых выходов 10 регистров 48n+. 1-48.I

5 сдвига - па блок 11 кодировани .

Схема 19 оценки дисперсии шума и формировани порога производит преобразование на ПЗУ 49 входного цифрового кода, поступающего с цифрового блока 16 некоге0 рентного накоплени и фильтрации сигнала в цифровой квадратичный код, его последующее суммирование сумматором 50 посредством мультиплексора 52 с накоплением на регистре 51 параллельной

5 записи по синалу синхронизатора 4 (с выхода 27), далее с помощью ПЗУ 49 накопленный квадратичный код преобразуетс в код порога и поступает на первые входы устройства 53 сравнени , на вторые входы которо0 го г обходит сигнал с выхода схемы 18 поиска максимума. В результате сравнени , если код, пришедший со схемы 18 поиска максимума, не превышает кода, пришедшего с ПЗУ 49, устройством 53 сравнени вы5 рабгтываютс команды, идущие на синтезатор 3 дл повторени режима зондировани и на цифровой блок 16 некогерентного накоплени и фильтрации сигнала дл его перевода в режим накоплени . Если код, пришедший со схемы 18 поиска максимума,

превышает код, пришедший с ПЗУ 49 - устройство работает по заданной программе зондировани без накоплени сигналов.

Таким образом, сигнал, отраженный от ионосферы, прин тый приемником 2 и обработанный цифровым блоком 7 анализа и фильтрации сигнала в виде кода временного запаздывани между зондируемым сигналом и прин тым отраженным и фильтрован- ным сигналом, поступает в блок 11 кодировани .

Блок 11 кодировани служит дл кодировани информации об отраженном сигнале и другой информации и выдачи ее на объект контрол . Блок 11 кодировани может быть выполнен в виде мультиплексоров, на первые информационные входы которых последовательно подаетс информаци с цифрового блока 16 некогерентного накоплени и фильтрации сигнала и со схемы 18 поиска максимума, сигналом управлени которых вл етс сигнал с выхода 32 синхронизатора 4.

В качестве мультиплексора можно использовать , например, микросхему типа 564 КП1, вторые, третьи и четвертые входы которых подключаютс к шине с уровнем логической единицы, а входы - к шине с уровнем логического нул .

Устройство дл зондировани ионосферы по сравнению с известным обладает следующим преимуществом: за счет согласованной цифровой фильтрации и по результатам оценки величины шума и сигнала осуществл етс выборочное накопление нескольких следующих друг за другом кодовых слов, за счет чего повышаетс точность и помехозащищенность измерений, при этом улучшаетс соотношение сигнал/шум в К раз, где К- число накопленных слов, при этом врем обработки меньше, чем с простым черезпериодным накоплением сигнала .

Claims

Формула изобретени

Устройство дл зондировани ионосферы , содержащее передатчик, приемник, синтезатор, синхронизатор с выходной шиной , первый, второй и третий выходы которого соединены с управл ющими входами соответственно приемника, передатчика и синтезатора, первый выход которого подключен к второму входу приемника, а второй - к основному входу передатчика, о т- личающеес тем, что, с целью повышени точности измерений и соотношени сигнала/шум, в него введен цифровой блок анализа и фильтрации сигнала и блок кодировани , при этом первый и второй выходы приемника соединены с первым и вторым входами цифрового блока анализа

и фильтрации сигнала, первый выход которого соединен с вторым входом синтезатора , второй и третий выходы цифрового блока анализа и фильтрации сигнала соединены соответственно с первым и вторым входами блока кодировани , выходна шина синхронизатора соединена с входной шиной цифрового блока анализа и фильтрации сигнала, четвертый выход синхрониза0 тора соединен с третьим входом блока кодировани , синхронизатор содержит кварцевый генератор импульсов и счетчик- делитель тактовой частоты, состо щий из I последовательно соединенных т-разр д5 ных счетчиков, где I и m - произвольные целые числа, синхровход первого их них соединен с выходом кварцевого генератора импульсов, выходами синхронизатора служат выходы разр дов счетчика-делител ,

0 цифровой блок анализа и фильтрации сигнала содержит первый и второй аналого-цифровые преобразователи (АЦП), цифровой блок некогерентного накоплени и фильтрации сигнала, схему поиска максимума, схе5 му оценки дисперсии шума и формировани порога, выход первого АЦП соединен с первым входом цифрового блока некогерентного накоплени и фильтрации сигнала, второй вход которого соединен с выходом

0 второго АЦП, перва входна шина схемы поиска максимума соединена с первым выходом цифрового блока некогерентного накоплени и фильтрации сигнала и с первым входом схемы оценки дисперсии шума и

5 формировани порога, первый выход схемы поиска максимума соединен с вторым входом схемы оценки диспрсии шума и формировани порога, выход которой соединен с третьим входом цифрового блока некоге0 рентного накоплени и фильтрации сигнала и одновременно служит первым выходом цифрового блока анализа и фильтрации сигнала , второй выход которого соединен с вторым выходом схемы поиска максимума,

5 первые входы первого и второго АЦП служат соответственно первым и вторым входами цифрового блока анализа и фильтрации сигнала , второй выход блока некогерентного накоплени и фильтрации сигнала служит

0 третьим выходом цифрового блока анализа и фильтрации сигнала, входна шина которого соединена с вторыми входами первого и второго АЦП, с входной шиной цифрового блока некогерентного накоплени и фильт5 рации сигнала с второй входной шиной схемы поиска максимума и с третьим входом схемы оценки дисперсии шума и формировани порога, цифровой блок некг гэрентно- го накоплени и фильтрации сигнала состоит из двух каналов и выходного посто иного запоминающего устройства (ПЗУ), каждый из каналов содержит lm-разр дных регистров сдвига, m ПЗУ, сумматор, мультиплексор с пам тью и оперативное запоминающее устройство (ОЗУ), при этом I входов первого и второго каналов цифрового блока некогерентного накоплени и фильтрации сигнала служат его первым и вторым входами и соединены с информационными входами регистров сдвига, тактовые входы которых объединены и подключены к входной шине этого блока, выходы первых разр дов всех регистров сдвига соединены с входами первого ПЗУ, выходы вторых разр дов всех регистров сдвига соединены с входами второго ПЗУ, выходы т-х разр дов соединены с входами т-го ПЗУ, первые выходы ПЗУ соединены соответственно с первыми входами сумматора, выходы которого через мультиплексор с пам тью соединены с первыми входами ОЗУ, выходы которого соединены с (т+1) входной шиной сумматора , управл ющие входы мультиплексора с пам тью каждого канала соединены между собой и вл ютс третьим входом цифрового блока некогеренгного накоплени и фильтрации сигнала входные шины и адресные входы ОЗУ канала объединены во входную шину цифрового блока некогерентного накоплени и фильтрации сигнала, выходы ОЗУ каждого канала также подключены к первым и вторым входам выходного ПЗУ цифрового блока некогерентного накоплени и фильтрации сигнала, первым и вторым выходами которого служат соответственно первый и второй выходы выходного ПЗУ, при этом вторые выходы ПЗУ первого канала соединены с вторыми входами сумматора второго канала, а вторые выходы ПЗУ второго канала соединены с вторыми входами сумматора пеовсго канала, схема поиска максимума содержит первое устройство сравнени , регистр параллельной записи , регистр хранени , счетчик, второе усфойстао сравнени мультиплексор, первый и второй триггеры, i регистров сдвига, где i - произвольное целое число, первую и вторую выходные шины и первую и вторую входные шины, при этом перва входна шина соединена с первыми входами перво- i о устройства сравнени и регистра параллельной записи, первые выходы которого соединены с вторыми входами первого устройства сравнени и с первыми входами регистра хранени , первые выходы счетчика соединены с вторыми входами регистра параллельной записи, вторые выходы которого соединены с вторыми входами регистра хранени , выход первого устройства сравнени соединен с управл ющим входом регистра параллельной записи, первые 1...П выходов регистра хранени соединены соответственно с первыми входами второго устройства сравнени и с первыми 1...п информационными входами мультиплексора, где п - произвольное целое число, причем i п, последующие п+l...i выходы регистра хранени соответственно соединены с последующими первыми п+l...i информацион0 ными входами мультиплексора, вторые выходы счетчика соединены соответственно с последующими входами мультиплексора, первый выход которого соединен с входом последовательной записи первого регистра,

5 а i-й выход мультиплексора - с входом последовательной записи 1-го регистра сдвигз соответственно, первый и второй выходы первого регистра сдвига соединены с вторым и третьим информационными входами

0 мультиплексора соответственно, первый и второй выходы 1-го регистра сдвига соединены соответственно с вторым и третьим i-ми информационными входами мультиплексора , первые 1...П первых выходов ре5 гистров сдвига подключены к вторым входам второго устройства сравнени и к первой входной шине, последующие n-Ч i первых выходов регистров сдвига подключены к второй выходной шине управл ю0 щий выход счетчика соединен с установочным входом второго триггера счетный вход которого соединен с выходе и второго устройства сравнени , выходы первого и второго триггеров соединены с пе,,5 вым и вторым адресными входами мул гиплексора, выход второго триг-ера со единен также с установочным входом лер вого триггера, тактовый вход кс-ооою соединен с тактовыми входами

0 хранени , счетчика, регистров сдзига и пол ключей к второй входной шипе схема oie ки дисперсии шума и формировани d содержи, посто нное з помин0ющее ,сг ройетео суммзтор, регистр гараглечпнои

5 записи ,v/1ыиплексор и устройство соа нен/ i, при згом первый вход схемы OL/ - дисг арс/и шума и формировани порога со единен с первым входом посто нного з поминающею устройства, первый вь О/г

0 которого с -единен с первым входом устройства сравнени , второй вход которого спу- жи г вторым входом схемы оценки дисперсии шума и формировани порога а ее выходом служит выход устройства срав

5 нени , второй выход посто нного запоминающего устройства соединен с первым входом сумматора, выход которого через ре гистр параллельной записи соединен с вто- рым входом посто нного запоминающего устройства и с входом мультиплексора, вы

ход которого соединен с вторым входом щим входом мультиплексора и служит треть- сумматора, управл ющий вход регистра па- им входом схемы оценки дисперсии шума и раллельной записи соединен с управл ю- формировани порога.

Фиг. г

Ј

ы

§

V

20

53

Фиг Л

с