RU1817057C - Анализатор функции распределени флуктуаций временных интервалов - Google Patents

Abstract

Применение: устройство относитс  к измерительной технике и может использоватьс  при исследовании кратковременных, флуктуации периодов повтор ющихс  колебательных процессов. Сущность изобретени : устройство содержит две входные шины 1, 2, два формировател  импульсов 3, 4, управл емую линию задержки 5. счетчик импульсов 6, выходную шину 7, приоритетный дискриминатор 8, блок дискретно-коммутируемой задержки 9, счетчик импульсов с посто нным коэффициентом делени  11, циф- роаналоговый преобразователь 12,элемент задержки 13, буферный регистр 14 с соответствующими св з ми. 1 ил.

Description

Измерит, канал

оо -

xi

О

ел

xi

Изобретение относитс  к измерительной технике и может использоватьс  при исследовании кратковременных флуктуации периодов повтор ющихс  колебательных процессов.

Цель изобретени -расширение области применени  анализатора за счет обеспечени  возможности анализа функции распределени  кратковременных флуктуации временных интервалов.

Существенными отличительными признаками за вл емого объекта по сравнению сripofoTипом  вл ютс  следующие: введение в устройство вместо схемы совпадений приоритетного дискриминатора и блока дй- скрётно коммутируемой задержки, введение в устройство дополнительный счётчиков импульсов, цифрЬаналогового преобразовател , элемента задержки и буферного регистра , а также св зи введённых блоков с блоками устройства-прототипа.. .,;;:: ;

Предлагаемое устройство обладает следующими отличительными свойствами. Благодар  использованию в устройстве; в качеетее детектора временного положени импульсов приоритетного дискриминатора разрешаЬ- щёе врем  анализатора не ограничиваетс  минимальной длительностью импульбрВ-йЬ- Тора  можетбыт сфЬрмирбванй, каквслучаё применений схем совпадени , а осуществл етс  регистраци  ЪчерейнЬЬш поступлени  им- пульсов, что примерно на пор док повышает разрешающее врем  анализатора. Примёнёние блока дискретно коммутируемой задер- жки;позвол ет сдвигать На фиксированный временной интервал исследуемый флуктуа- цйонный процесс до совпадени  его с опорным, что исключает необходимдсть широкодиапазонной перестройки правлйе- мой линии задержки. Остальные ДОполнитель- но введенные блоки позвол юторганизовать в анализаторе режим автоматического управлени  задержкой и выбор усреднени  в реализаци х исследуемого процесса, бЛёду- ющйх друг за другом. Все это в совокупности позвол ет без промежуточного преобразовани  (например, врем -ампл итуда-код) организовать анализ исследуемого процессе фактически в реальном масштабе времени с разрешающим временем, характерным дл  анализаторов, работающих на основе трансформации временного масштаба и многоканального амплитудного анализа.

На чертеже представлена функциональна  схема анализатора.

Устройство содержит две входные ши- ны 1, 2, два формировател  импульсов 3, 4, управл емую линию задержки 5, счетчик импульсов 6 и выходную шину 7, причем входы формирователей импульсов 3, 4 сое0

5 0

; . 5 . - 0 / :; 5 0 , 5 : 0

5

динены соответствующими входными шинами 1,2, а выход второго формировател  импульсов 4 соединен с входом управл емой линии задержки 5. Устройство также содержит дополнительно введенные приоритетный дискриминатор 8, блок дискретно-коммутируемой задержки 9, счетчик импульсов с измен емым коэффициентом делени  10, последовательно соединенные счетчик импульсов с посто нным коэффициентом делени  11 и цйфроаналоговый преобразователь 12, элемент задержки 13 и буферный регистр .14. Выход первого формировател  импульсов 3 через блок дискретно коммутируемой задержки 9 соединен с первым входом приоритетного дискриминатора 8, выход управл емой линий задержки соединен с вторым входом приоритетного Дискриминатора , выход приоритетного дискри- минатора подключен к входу счетчика импульсов б, выход которого через буферный регистр 14 соединен с выходной шиной, 7 устройства, выход счётчика импульсов с измен емым коэффициентом делени  10 со- едийеН с входов счетчикаi импульсов с по- ето нным коэффициентом Делени  11, входом записи буферного регистра 14 и через элемент :заде ржки 13 с входом сброса счетчика импульсов 6, выход цйфроаналого- вого прербразОвател  12 соединен с управл ющим входом управл емой линии задержки 5, выход формировател  импульсов 4 гюд- ключён к входу счётчика импульсов С измен емым коэффициентом делени  10.

Устройство работает следующим обра 3OM .:::.l:-; .;J ;:/4v ;:-: - -. --...:- ...: ; .; .В анализаторе осуществл етс  последовательна  регистраци  веро тности попадани  исследуемого флуктуационнОго процесса в определенную временную область относительноимпульсов опорного колебани . На входную шину 1 подают исследуемый сигнал, а на шину 2 (вход опорного канала а нализато- ра) - сигнал опорного колебани  относительно которого необходйМЬ- получить функцию распределени  исследуемого флуктуационнОго процесса. Из сигналов, поступающих на входные шины 1,2 блоками 3, 4 осуществл етс  формирование стандартных по амплитуде и длительности импульсов. Относительное временное положение (очередность поступлени ) импульсов, прошедших блок дискретно коммутируемой задержки 9 и блок регулируемой задержки 5 определ етс  в приоритетном дискриминаторе 8. Пусть (дл  определенности) пор док работы приоритетного дискриминатора такой, что при ti-t2 0 (здесь ti и t2 - времена прихода импульсов, соответственно на первый и второй входы приоритетного дискриминатора) по вл етс  импульс на

его первом выходе и, соответственно, при ti-t2 0 - на втором. Если первоначально в блоке 9 задержка выбрана такой, что дл  всех пар импульсов, поступающих на входы приоритетного дискриминатора 8 выполн - етс  условие ti-t2 0, то на его выходе 1 импульсы отсутствуют. После поступлени  щ пар импульсов (щ - коэффициент делени  счетчика 10) на входы анализатора счетчик 10 заполн етс  и его выходным импульсом осуществл етс  запись выходного кода счетчика 6 в буферный регистр 14, а через временной интервал,At(At - врем  распространени  сигнала в элементе задержки 13) - обнуление (или подтверждение нулевого состо ни ) счетчика 6. Кроме того выходной гмпульс счетчика 10 засчитываетс  счетчиком 11, в результате чего, под действием выходного сигнала цифроаналоговогр преобразовател  12 задержка в блоке б измен - етс  на величину 6 ta. Если при этом дл  всех пар входных импульсов ti -ta 0. то описанный процесс повтор етс  и на выходной шине 7 и,в счётчике 6 устанавливаетс  нулевой код; На некотором шаге изменени  задер- жки дл  некоторых пар входных импульсов выполн етс  условие ti-t2 0, Число таких пар изчйсла щ регистрируетс  счетчиком 6и по импульсу с выхода счетчика 10 переписываетс  в регистр 14. Таким образом, коэффи- циент делени  Щ счетчика 10 есть число реализаций, по которым осуществл етс  усреднение при определении веро тности Pi( Ј xi), где, |- случайна  величина, Ј ti-ta; xi - задаваемое значение; Еще че- рез П1 пар импульсов в блоке 5 задержка изменитс  йа величину и аналогичным образом происходит определение веро тности Pi( Ј Х2), где ха -вновь задаваемое значение разности ti-ti. Таким образом no- следовательно определ   дл  калиброванных значений задержек 0, д 3,2 д ta,...,N д t3 веро тности Pi( Ј xi),P2(Ј Х2),Рз( Ј ХЗ)....,РМ(Ј XN) дл  исследуемой случайной величины Ј на выходной шине 7 в циф- ровом коде, получаем функцию распределени  F(x)P(Ј х), где N - коэффициент делени  счетчика 11,

В диапазоне временных сдвигов между импульсами исследуемого и опорного коле- бани  - Дт/2 ti -12 Ar/2 могут наблюдатьс  переключени  приоритетного дискриминатора не соответствующие очередности прихода импульсов на его входы, т.е. разрешающее врем  Дт приоритетного дискриминатора фактически ограничивает разрешающее врем  анализатора. Однако

учитыва , что Дгдл  известных приоритетных дискриминаторов может составл ть величину пор дка 10 пс, разрешающее врем  предложенного анализатора примерно на пор док лучше известного.

Все блоки за вл емого устройства могут быть реализованы по общеизвестным схемам. Блок регулируемой задержки 5 может быть реализован, например, на основе схем с использованием Диодов с накоплением зар да или даже на основе быстродействующих компараторов с перестраиваемым в пределах линейного участка фронта входного импульса порогом,

Ф о р м у л а и з о б р е т е н и   Анализатор функции распределени  флуктуации временных интервалов.содержа- щий две входные шины, два формировател  импульсов, управл емую линию задержки, счетчик импульсов и выходную шину, причем входы формирователей соединены С соответствующими входными шинами, а выход второго формировател  импульсов соединён с входом управл емой линии задержки, от л и чаю щи и с   тем, что, с целью расширени  области применени  за счет обеспечени  анализа функций распределени  кратковременных интервалов, в него дены приоритетный дискриминатор, блок дискретно-коммутируемой задержки, Счетчик импульсов с измен емым коэффициентом Делени ; последовательно соединённые счетчик импульсов с посто нным коэффициентом делени  и цифроаналоговый преобразователь , элемент задержки и буферный регистр, при этом выход первого формировател  импульсов через блок дискретно-коммутируемой задержки соединён с первым входом приоритетного дискриминатора, выход управл емой линии задержки - с вторым1 вхо дом приоритетного дискриминатора, выход приоритетного дискриминатора подключен к входу счетчика импульсов; выход которого через буферный регистр соединен с выходной шиной анализатора, выход счетчика импульсов с измен емым коэффициентом-делени  соединен с входом счетчика им пульсов с посто нным коэффициентом делени , входом записи буферного регистра и через элемент задержки с входом сброса счетчика импульсов , выход цифроаналогового преобразовател  соединен с управл ющим Входом управл емой линии задержки, выход второго формировател  импульсов подключен к входу счетчика импульсов с измен емым коэффициентом делени ,