SU1737776A1 - Multichannel redundant device - Google Patents
Multichannel redundant deviceInfo
- Publication number
- SU1737776A1 SU1737776A1 SU904836230A SU4836230A SU1737776A1 SU 1737776 A1 SU1737776 A1 SU 1737776A1 SU 904836230 A SU904836230 A SU 904836230A SU 4836230 A SU4836230 A SU 4836230A SU 1737776 A1 SU1737776 A1 SU 1737776A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- group
- inputs
- block
- elements
- Prior art date
Links
Abstract
Изобретение относ тс к пычисли- телыюГ! технике и может быть исполь- зоплн» при построении вычислительныхсистем повышенной надежности. Цель изобретенпп. - повьшюпие надежности устройстпа за счет обеспечени высокой достоверности контрол правильности функдионироплнип блоков обработки. Устройство содержит блок синхронизации, блок управлени реконфигурацией, п каналов обработки информации, гтричем кл}хпый канал включает п себ два резервируемых блока, ni.ixo/;- !1ой коммутатор, коммутатор взаимо;;оГ1- стпи , пходно!! распредели.тель, блок' сравнени , группу элементов 1Ш1! и две группы элементов И. ПовЫ!;|е11ие iia;:u);c- ности достигаетс путем перекрестного попарного сравнен;1 рспультатов работы резервируег!их блоков различных каналов. 1 з.п. ф-лы, 7 ил., I табл.i9The invention relates to personal hygiene! technology and can be used "in the construction of computing systems of high reliability. Purpose invented. - the higher reliability of the device due to the provision of high reliability of the control of the correctness of the functional diagonal processing units. The device contains a synchronization block, a reconfiguration control block, n channels for information processing, a third-channel} link and includes two redundant blocks, ni.ixo /; -! The 1st switch, the switch mutually ;; oG1- STPI! distributed. tel, block 'comparison, a group of elements 1Ш1! and two groups of elements I. POVA!; | e11ie iia;: u); cness is achieved by means of cross pairwise compared; 1 results of the work of reserving their blocks of different channels. 1 hp f-ly, 7 ill., I tabl.i9
Description
ИзоСрстение относите к вычислительно техни1;е и мо ет t)(,iTi. использовано при построении вычислительных систем повьиенной 11аде);:ности.You refer to computational technology; e and t) (, iTi. Used in the construction of computing systems in the 11ade) ;: nosti.
Известно резервированное устройство , содерг;л1чсе два 1дентичны;с блокл, на пходы которых поступают одинлковые входные наборы, л выходы под.к;гючены к блоку сравнени . Сравне1Н1ем выходH1 .IX наборов в блоке сравнени осуществл етс контроль правильности функционировани резергшрованного устройства .A known redundant device, containing; 1 two all 1; identical; from a block, on which passes one-input input sets, l outputs, go; to a comparison block. By comparing the 1H1 output of the H1 .IX sets in the comparison unit, the correctness of the functioning of the reserved device is monitored.
содеркит группу клналоп обработки инОормлц )1и, причем канал имеет nepBi.ni и птороГ; реэсрпируемно б.-юки, вход.ной распределитель, выходной коммутатор и блок сравнени . В исправном состо нии в кa( канале оба резервируемых блока выпол Я1от одинаковую функшпо. После обработки выходные сигналы сравниваютс в блоке сравнени . При по влении отказа в i-м канрле данньш канал из работы исключаетс , а его Фу1гкции возлагаютс на один из блоков соседнего канала. то иил контрол ПЫВОД11ТСЯ два канала обработки информации. Цель изобретени - повьппение надежности устройства путем обеспечени высокой достоверности контрол празильности функционировани блоков обработки . Иоставлена цель достигаетс тем, что D устройство, содержащее группу каналов обработки информации, каждый из которых содержит первьп и второй резервируемые блоки, входной распределитель , пыходиои коммутатор и блок сравнени ,выход сравнени которого подкдкшен .5 1гходу строба выходного коммутатора ; ипбормационный вход соответстпукПцего канала обработки ин- Лop faцnr} вл етс одноименным входом устройстпа и подклю 1ен к информационным входам первого резервируемого блока и входного распределител , инсЪормационны пьгход первого резервируемого блока соединен с первым ин (Ьормациоиным входом выходного коммутатора , выход которого вл етс соотиетстпуюцим информационным выходом устройства, введены блок синхронизап .ии и блок управлени реконфигураНИО , а D каждьп канал обработки информа1у1и - группа элементов ШШ, ком ч,утатор взаимодействи , перва и пто ра группы элементов И, выходы кото-t рых подключены к одноименным информа ционным входам блока сравнени , выхо коммутатора вза моде)1стви подключен к второму информационному входу выхо;пгого коммутатора и к первым входа элементов И второй группы, а информа выход первого резервируемого блока подключен к первым входам элементов И первой группы, управл юицги вход устройства пoдклloчefI к входу Пуск блока синхрониза1у1и, первый п тьп ) выходы которого подключены к одноименным входам синхронизации блока управлени реконфигурацией, причем первый и второй выходы блока ciHJxpoнизации подключены к синхровходам соответственно входных распределителей и коммутаторов вза1гмодействи всех каналов обработки информации, упрлвл югие входы которых соединены с выходом переключени блока управлени реконфигурацией, mecToii выход блока синхронизации соединен с выходами синхронизации блоков сраБне 1и всех каналов обработки информации группы, выходы готовности KOTopbtx подключены к соответствуюЕ1 1М разр дам входа готовности блока управлени реконфигурацией , выход диаг юстики которого вл етс одноименным выходом устройства , а выход коммутации подключен к угфавл ющи 1 входам выходных коммутаторов всех каналов обработки информации группы, в каждом из которых выходы элементов 11ПИ группы подключены к информационному входу второго резервируемого блока, выход которого соецинен с соответствующими информационными входами коммутаторов взаимодействи всех каналов обработки информаЦ1П1 группы, выходы входных распределителей всех каналов обработки информации поразр дно подключены к соответствуюцим входам элементов ILI группы всех каналов обработки информацУ1и группы, вторые входы элементов И первой и второй групп всех каналов обработки ин(})ормации соединены с соответствуюцрсми разр дами выхода неисправности блока управлени рекон(Ьнгурацией . При этом блок управлени реконфигурациеГ содержит группу регистро сдвига, первый и второй регистры неисправности , первый и iiTopoii счетчики , узел диагностики, первую - шестую группы элементов И, группу племснтоп , первьо и второй элементы 11, первьп - четвертый элементы ИЛИ и элемент задержки, причем первыГ; пход С1П1Хронизации блока подключен к первым входам синхронизации регистров сдвип группы, входы младших разр дов которых соединены с соответстнуюлиЛ ; разр да п1 ихода готовности блока, соединенного с первыми входами элементов И первой группы, вторые пходы которых, первьпЧ вход первого элемента И и первые входы элементов И второй и третьей групп coeди)eн,l с вторым входом синхронизации блока, подключенного к зторым входам синхронизации регистров сдвига группы, пр мой выход первого разр да ка лдого К-го регистра сдвига группы соеди)ен с первыми входами К-го элемента четвертой и (K-l)-ro Jлe ieнтa п той групп элементов И, пр мой выход второго разр да каждого К-го регистра сдвига группы соед1Н1ен с пторьгми входами К элементов И четвертой и п той групп, а инверсные выходы первых разр довSoderkit group of clonal processing inormalts) 1i, moreover, the channel has nepBi.ni and Glubo; reestablished b.juki, inlet distributor, output switchboard and comparison unit. In good condition in the ka (the channel, both redundant blocks perform the same function. After processing, the output signals are compared in the comparison block. When a failure occurs in the i-th cannon, this channel is excluded from operation, and its Functions are assigned to one of the blocks of the adjacent channel This control is wiped out by two channels of information processing. The purpose of the invention is to increase the reliability of the device by ensuring high reliability of the control of the functioning of the processing units. The goal is achieved by the fact that D An instrument containing a group of information processing channels, each of which contains the first and second redundant blocks, an input distributor, a switchboard and a comparison unit, the comparison output of which .5 1 is output gate of the output switch; the selection input of the corresponding processing channel of the Loperfrnr} by the same input of the device and connected to the information inputs of the first redundant block and the input distributor, the information inputs of the first redundant block are connected to the first input ( another input of the output switch, the output of which is the corresponding information output of the device, entered a synchronization unit and a reconfiguration control unit, and D is each information processing channel — a group of elements of the group, the interface of the interaction, the first and second groups of elements, and outputs which are connected to the information inputs of the comparison unit with the same name, the switch output is mutually modeled) 1 is connected to the second information input of the output; the switch and the first input of the elements of the second group, and the information output The first redundant block is connected to the first inputs of elements AND of the first group, controlling the input of the subunit device to the Start input of the synchronization unit, the first five) whose outputs are connected to the synchronization inputs of the synchronization control unit, respectively, the first and second outputs of the horizontalization unit are connected to the synchronous inputs, respectively input distributors and switches for the interaction of all information processing channels, controlling which inputs are connected to the switching output of the reconfig control unit The mecToii output of the synchronization unit is connected to the synchronization outputs of the blocks that are not 1 and all the information processing channels of the group, the KOTopbtx readiness outputs are connected to the corresponding E1 1M bits of the readiness input of the reconfiguration control unit, the diagnostics output of which is the output of the switching device connected to 1 inputs of the output switches of all channels of information processing of the group, in each of which the outputs of the 11PI group elements are connected to the information input of the second redundant the block whose output is connected with the corresponding information inputs of the switches for the interaction of all processing channels of the ITSC1P1 group, the outputs of the input distributors of all information processing channels are bit-wise connected to the corresponding inputs of the ILI elements of the group of all information processing channels of the group and the second inputs of the first and second groups of processing channels In (}) the information is connected to the corresponding bits of the malfunction output of the recon control unit (Lg. At that, the reconfiguration control unit G contains the shift register group, the first and second fault registers, the first and iiTopoii counters, the diagnostic node, the first - sixth groups of elements AND, the group of pedmsnap, the first and second elements 11, the first - the fourth elements OR, and the delay element first place; the flow S1P1Chronization of the block is connected to the first synchronization inputs of the group shift registers, the inputs of the lower bits of which are connected to the corresponding LI; bit n1 of the readiness input of the block connected to the first inputs of elements AND of the first group, whose second approaches, the first input of the first element AND and the first inputs of elements AND of the second and third groups of coefficients, en, l with the second synchronization input of the block connected to the synchronization inputs group shift registers, direct output of the first bit of each K-th shift group of the group is connected with the first inputs of the K-th element of the fourth and (Kl) -ro Alle of the fifth group of elements And, direct output of the second bit of each The k-th shift register group connect ptorgmi K inputs of AND gates of the fourth and fifth groups, and the inverse outputs of the first bits
5five
И четвертой группы, третий вход синх ронизации Олока подключен к первым входам элементов ИЛИ-НЕ группы, четвертый вход сннхролнзации блока соединен с четвертыми входами элементов И четвертой и п той групп, выходы которых соединены с и)1Лормационными входами первого и второ/о регистров неисправности соответственно и подключены к соответствующим разр дам первого элемента 1ШИ и узла диаг 1остики , выход которого и выход переполнени первого счетчика образуют выход диагностики блока, выход первого элемента 1ШИ подключен к счетному входу первого счетчика, п тыйвход синхронизации блока соединен с первым входом второго элемента И, выходы второго и третьего элементов 1Ш11 подключены к вторым входам соответственно первого и второго э;1ементов И, выходы которых и выходы элементов И первой группы подключены к входам четвертого элемента llJBi, выход которого соелниен со счетным входом второго счстчикп и через элемент задер ки с вхо;к м сдвига второго регистра неисправности, выход старшего разр да которого подключен к установочному входу первого разр да второго регистра неисправности , все разр ды ин(})ормационного выхода первого регистра неисправности подключены к соотиетстнуюLUWi входам второго элемента 1UII1, к первым входам соотистствующих элементов И шестой группы, к вторым иходам соответствующих элe eнтoв II oTopoii группы и элементов 11JU1-IIE группы, псе разр ды пр мого информационного выхода второго регистра неисправности подключены к вторым входам соответствующих элементов И ujecroA rpyniu i, третьим входам элементов lUlH- iE группы и к соответствующ 1м входам второго элеме 1та ИЛИ, инверсные )ормационные выходы первого и второго регистров неисправностей подключены к вторым входам элементов И третьей группы и к третьим входам элементов И второй группы соответственно, выходы элементов И шестой группы подключены к входам третьего элемента ПЛИ, информационньи выход второго счетчика вл етс выходом переключени блока, выходы элементов И второй и третьей групп вл ютс вькодом коммутации блока, а выход неисправности блока вл етс выходом элементов ИЛИ-НЕ группы.And the fourth group, the third input of the synchronization of Olok is connected to the first inputs of the elements of the OR-NOT group, the fourth input of the unit is connected to the fourth inputs of the elements of the fourth and fifth groups, the outputs of which are connected to the first and second error registers respectively, they are connected to the corresponding bits of the first element 1ShI and the node diag 1, the output of which and the overflow output of the first counter form the diagnostic output of the block, the output of the first element 1SH is connected to the counting input p The first counter, the sync output of the block is connected to the first input of the second element And, the outputs of the second and third elements 1Ш11 are connected to the second inputs of the first and second e; 1ements And, the outputs of which and the outputs of elements And of the first group are connected to the inputs of the fourth element llJBi, output which is connected to the counting input of the second controller and through the delay element to the input; to the m shift of the second fault register, the output of the higher bit of which is connected to the installation input of the first bit of the second register All the bits of the (1) output of the first fault register are connected to the corresponding LUWi inputs of the second element 1UII1, to the first inputs of the corresponding elements of the sixth group, to the second inputs of the corresponding eleven elements of the 11JU1-IIE group, the bit the direct information output of the second fault register is connected to the second inputs of the corresponding elements AND ujecroA rpyniu i, the third inputs of the lUHH-iE group elements and to the corresponding 1st inputs of the second element 1ta OR, inverse) the output outputs of the first the second fault registers are connected to the second inputs of elements AND of the third group and to the third inputs of elements AND of the second group respectively, the outputs of elements AND of the sixth group are connected to the inputs of the third element of the SLI, the information output of the second counter is the output of switching the block, the outputs of elements AND of the second and third groups are the block switching code, and the block fault output is the output of the OR-NOT group elements.
37776ь37776b
На Лиг. 1 представлена блок-схема многоканального резервированного устройства; на фиг. 2 - схема блока управлени реконфигурациеГ J )а сЬиг. 3 схема входного распределител ; наOn league. 1 is a block diagram of a multi-channel redundant device; in fig. 2 is a schematic of the reconfiguration control unit J) a. 3 scheme of the input distributor; on
фиг. i - схема выходного коммутатора на фиг. 5 - схема KOhfMyTaTopa взаимодействи ; на фиг. 6 - схема блока сравнени / на фиг. 7 - временные ди10 аграммы работы устройства.FIG. i is a diagram of the output switch in FIG. 5 is a diagram of the KOhfMyTaTopa interaction; in fig. 6 is a diagram of a comparison unit / in FIG. 7 - time intervals for the device operation.
Многоканальное резервированное устройство (фиг. 1) содержит блок 1 управлени реконфигурацией, блок 2 синхронизации, . группу каналов обработки инАормации, причем каждый канал содержит первьп «i и второй 5 резервируемые блоки, входной распределитель 6, выходноГ ,-г;,р , 2Q :коммутатор 8 взаимодеГгствии, блок 9 1сравне1П п, группу 10 элементов ИЛИ, первьй 11 и второй 12 элементы И. Уст- .poicTBo имеет шнЬормационные входы 13,-13, управл ющий вход 14, по которому обеспечиваетс запуск ) 2 The multichannel redundant device (Fig. 1) contains a reconfiguration control unit 1, a synchronization unit 2,. a group of inAormation processing channels, each channel containing the first i and second 5 reserved blocks, input distributor 6, output G, -g; p, 2Q: interaction switch 8, block 9 1cp, group 10 elements OR, first 11 and second 12 elements I. Set- .poicTBo has a power input terminals 13, -13, control input 14, through which start is provided) 2
25 синхронизации, ин(Ьо1«1ЛЦ11ониыс иыходы J5,-15, пыкод 16 /ишгностг.к-ц. Нлок 1 управлени реконфигурациеГ пхс; ,ы 18 - 21 11 iiuxo;;i,i 22-23. .к 225 synchronization, in (Lo1 "1LC 11on iisodes J5, -15, pycod 16 / г ност г ност к-Н. Nlok 1 of reconfiguration management PCs;, s 18 - 21 11 iiuxo ;; i, i 22-23. K 2
31 .31.
Синхронизации имеет isbjxo/i.bi Sync has isbjxo / i.bi
00
В качестпс neiJUMx Д и птсрмх 5 I черпирусмых блокоп могут (ч.1т; использоплпы различные Ц1и)роиь;е уз.П) ц устpoffCTna от комбцмлциопмых , регистров , счетчиков до процессороп и отдельных ЭВМ.In the case of neiJUMx D and ptsrmh 5 I scooped blocking can (h. 1t; use different CPUs) roi; e uz. P) t devices from CTMS, registers, counters to processors and individual computers.
5five
Блок 1 управлении jieKoiiihiirypniuiC) (пиг. 2) содержит группу регистро сд1И1га, перньи 33 и пторой 3i регистры неисиранностеГ, псрпый 35 и BTopoii 3G счетчики, узел 37 диагнос0 тики, перпую 38, чстпертую 39, АО, вторчпо AI, третью 42 и шсстч-.о 43 грунгты элепснтои И, группу элементов ШИ-11Е 44,- ,, норный 45 и птороГг 46 элементы И, нерпый - четперт:.Г The control unit 1 jieKoiiihiirypniuiC) (P & G. 2) comprises a group of registers sd1I1ga, Perno 33 and ptor 3i registers neisirannosteG, psrpy 35 and BTopoii 3G counters unit 37 diagnos0 tics perpuyu 38 chstpertuyu 39, AO, vtorchpo AI, third 42 and shsstch -.o 43 Element Grunts I, group of elements ШИ-11Е 44, - ,, burrow 45 and ptoroGg 46 elements And, impacted - four:.
5 элементы ИЧИ 47 - 50 и элемент 51 задерхо-си .5 elements ICHI 47 - 50 and element 51 underhead-si.
Контроль правильности Лу1кцио11ировани предлагаемого устройства осуществл етс согласно }1звестному спо0 собу. Врем выт1олне1П1 заданной функции блоками 4,- и 5j раздел етс на интервалы обработки. На каждый интервал обработки формируютс пары параллелыю работающих блоков, п конце интервала обработки осуществл етс сравнение выходных наборов параллель но работаюии1х блоков. При несовпадении выходных наборов хот бы в однойThe control of the correctness of the proposed device is carried out according to the well-known method. The time for a given function of a given function is divided by blocks 4, - and 5j is divided into processing intervals. For each processing interval, paired pairs of working blocks are formed, and at the end of the processing interval, the output sets of parallel working parallel blocks are compared. If the output sets do not match at least in one
плрс осущестсл етсп рекошЬигураци устройстпа с целью формировани новых пар параллельно работающих блоков. PcKoiK itrypauim осуществл етс путем переключени вторых резервируемых блоков 5; к первым А; со смещением на олин помор. По результатам сравнени nbrxo/uii.ix наборов параллельно работакг uyix блоков на втором интервале определ етс номер отказавшего блока. 0ткаэав1:1им вл етс блок в паре с котоpb t повторно происходит несовпадение ВЫХОДИ IX сигналов. Поэтому регистры 32,-32 сдвига двухразр дные. Младший разр д хранит сигнал с выхода блока 9 сравне ги i-ro канала текущего интервала , а старшин разр д - предыду1Чего . Оакт определени отказавшего У -тройстпа устанавливаетс по влением единичного сигнала на выходе одного m элементов И четвертой или п той группы. Каждьм i-ii элемент И четверTciii и п той групп реализует переключательную функцию вида соответственноplrs implementation of ekspot recoupment of the device in order to form new pairs of parallel operating units. PcKoiK itrypauim is accomplished by switching the second redundant blocks 5; to the first A; with offset to olin Pomor. According to the results of the comparison of the nbrxo / uii.ix sets of parallel working uyix blocks on the second interval, the number of the failed block is determined. 0eqp1: 1 is a block paired with a par t t re-occurrence of the OUT of IX signals. Therefore, the registers 32, -32 shift two-bit. The low-order bit stores the signal from the output of block 9, which compares the i-ro channel of the current interval, and the senior bits of the bit, the previous one. The Oact of determining a failed V-thrust is established by the appearance of a single signal at the output of one m of elements of the fourth or fifth group. Each i-ii element of both the fourth and third groups implements a switching function of the form, respectively
м Л. :m L.:
м m
л Aufl auf
А л A l
л l
Л - л L - l
л..l ..
Л . - с)1гнал с пр мого выхода L - c) 1 signal from direct output
старшего разр да i-ro реги стра сдвига,higher i-ro shift register
Л.ОХ-) - сигнал с пр мого (инверсного ) выхода младшего разр да i-ro регистра сдвига, L.OH-) - signal from the direct (inverse) output of the low-order i-ro shift register,
Л,(/ , ) - сигнал с пр мого ( 111 . срсмо1-о) выхода младшего разр да (i+t)-ro регистра сдвига.L, (/,) is the signal from the direct (111. CPM1-o) output of the low-order (i + t) -ro shift register.
Разр ды первого 33 и второго ЗА регистров неисправностей отображают работоспособное (или неработоспособное ) состо ние первых А и вторых 5 резервируемых блоков соответственно. В исходном состо нии все разр ды регистров 33 и ЗА устанавливаютс в нулевое состо ние (все блоки А и 5 работоспособны ) . При отказе одного из блоков А и 5 соответствующий разр д устанавливаетс в единичное состо ние . Второй регистр ЗА неисправносте выполнен в виде регистра сдвига. При переключении со смеп1ением вторых резервируемых блоков 5 к первым А осуЕ1ествл ют циклический сдвиг содержимого регистра ЗА,The bits of the first 33 and second FOR fault registers reflect the operational (or inoperable) state of the first A and second 5 reserved blocks, respectively. In the initial state, all bits of the registers 33 and FOR are set to the zero state (all blocks A and 5 are operational). If one of the blocks A and 5 fails, the corresponding bit is set to one. The second register FOR the fault is made in the form of a shift register. When switching with a slip of the second redundant blocks 5 to the first A, the cyclical shift of the contents of the register
диагностики устройства выдаетс сигнал отказа. Допустимое количество отказавших блоков (А и 5) задают перед началом работы устройства.Device diagnostics give a failure signal. The permissible number of failed blocks (A and 5) is set before the device starts operation.
С выходов узла 37 диагностики на вьгХод 1б диагностики устройства поступает номер отказавшего блока.From the outputs of the node 37 diagnostics on vygod 1b diagnostic device enters the number of the failed unit.
BTopoii счетчик 36 подсчитьтает количество импульсов несовпадени вь;ходных сигналов параллельно работаюDIHX блоков А и 5. Так как по каждому сигналу несовпадени происходит подключение устройства со смещением, то содержимое счетчика 36 указывает величину смещени первых и вторых резервируемых блоков по сравнению с исходным состо нием.The BTopoii counter 36 counts the number of mismatch pulses; the output signals work in parallel with the DIHX blocks A and 5. Since for each mismatch signal a device is connected with an offset, the contents of the counter 36 indicate the amount of displacement of the first and second redundant blocks compared to the initial state.
Входной распределитель 6; i-io канала 3 обработки (фиг. 3) содержит дешифратор 52 и элементы И 33. Выходной коммутатор 7j i-ro канала содержит (Лиг. А) элементы И-ИЛИ 54, элементы IIJQl 55, элементы И 56. Коммутатор 8 взаючодействи i-ro канала включает (фиг. 5) дешиЛрлтор 57, элемент НЕ 58, элемент И 59 и элемент ШИ 60.Inlet distributor 6; The i-io channel 3 processing (Fig. 3) contains the decoder 52 and the elements AND 33. The output switch 7j of the i-ro channel contains (Lig. A) AND-OR elements 54, IIJQl 55 elements, And elements 56. The switch 8 interoperability i The -ro channel includes (fig. 5) deshillr 57, element 58, element 59 and element shi 60.
Блок 9 сравнени (фиг. 6) oCpmyi.iT элементы НЕ 61, И-ШШ 62, регистр ЬЗ и элемент 11ПП 6А. Регистр 62 хранит поразр дную сумму выходных наборшз блоков А и 5.Block 9 of the comparison (Fig. 6) oCpmyi.iT elements NOT 61, I-ШШ 62, register LЗ and element 11ПП 6А. Register 62 stores the bit amount of output sets of blocks A and 5.
Многоканальное резервированнос ycTpoiicTBO работает следующим образом .Multichannel backup ycTpoiicTBO works as follows.
В исходном состо нии регистры и счетчики устройства установлены и нулевое состо ние, за иcклloчeниe r пторого счетчика 36, который устанавливаетс в состо ние 0...01. Запуск устройства осуществл етс путем по/тачи на управл ющий вход 1А устройстпа сигнала Пуск, разрершющего работу блока 2 синхронизаци). Временна диаграмма последовательности синхроимпульсов (си) на выходах 26-3 блока 2 показана на Лиг. 7.In the initial state, the registers and counters of the device are set and the zero state, after disconnection r of the second counter 36, which is set to the state 0 ... 01. The launch of the device is carried out by way of / tachy to the control input 1A of the Start signal device (permitting the operation of the synchronization unit 2). The timing diagram of the sequence of clock pulses (si) at the outputs 26-3 of block 2 is shown in Leagues. 7
iia вход 13j устройства посту;1лет входной наборiia input 13j post device; 1 year input set
i-.i :,i-.i:,
эле 5енты которого задают функцию F обработки i-x блоков и содержат пход )гое слово дл обработки п данном блои вход входного распределител 6- . На управл юЕцие входы входного распределител 6 подаетс содержимое счетчика 36, а на синхровходы подаетс СИ 1 с блока 2 синхронизации. Поэтому в исходном состо нии по СИ 1 входной набор X, поступает через входной распредел 1тель 6; и элемент ИЛИ 10, на вход второго резервируемого блока 5;. Таким образом, кo мyтиpyютc следующие пары параллельно работающих бло тков: А 4 Element 5 which set the function F of processing i-x blocks and contain the input word for processing n this block input of the input distributor 6-. To control the inputs of the input distributor 6, the contents of the counter 36 are supplied, and the sync inputs are supplied by the SI 1 from the synchronization unit 2. Therefore, in the initial state, according to SI 1, the input set X comes through the input distribution 1 6; and the element OR 10, to the input of the second redundant block 5 ;. Thus, the following pairs of parallel operating units are interrupted: A 4
Ч- 5,...H-5, ...
I .I.
После обработки выходные С1п;налы У,и сравниваютс в блоке 9; сравнени и поступают на входы выходного коммутатора 7-, При этом выходные сигналы Ygj блока 5 поступают на вход блока 9j сравнени через коммутатор 8} взаимодействи , на управл ющие входы которого поступают СИ 2. и содержимое счетчика 36 с выхода 22 переключени блгча 1 управлени реко)фигурацией (фиг. 4), и через элемент И 12,. После поступлени СИ 3 с пыхода 31 блока 2 )ia выходах блока 9; сравнени по вл етс результат срлинени (задержка СИ 3 относительно СИ 2) необходима ;;л ycTpaneimn гонки фронтов при прохождении снгиплоп через входной распредедитсль 6| и коммутатор 8j Г1эаимоде11ствип) .After processing, the output С1п; nap, and is compared in block 9; and go to the inputs of the output switch 7-, The output signals Ygj of block 5 are fed to the input of block 9j of the comparison through the switch 8} of the interaction, the control inputs of which are SI 2. and the contents of the counter 36 from the output 22 of the switch 1 control switch a) figure (Fig. 4), and through the element And 12 ,. After receipt of SI 3 from the chute 31, block 2) ia, the outputs of block 9; comparison is the result of srlineniya (delay of the SI 3 relative to the SI 2) is necessary ;; l ycTpaneimn the race of fronts during the passage of sniglopp through the input distribution 6 | and switch 8j Г1эаимоде11стипип).
С выхода сравнени блока 9 ; сравнени на вход строба выходного коммутатора 7; поступает результат сложени по модулю два выходных наборов второго 5j и первого 4 j резервируемыхFrom the output of the comparison block 9; comparison to the gate input of the output switch 7; the result is the addition modulo two output sets of the second 5j and the first 4 j of the reserved
блоков Y0 - Y,blocks Y0 - Y,
С выхода готовности блока 9 на вход 17 готовности блока 1 управлени реконфигурацией поступает сигнал о результате сравнени выходных наборов.From the readiness output of block 9 to the input 17 of readiness of block 1 of the reconfiguration control, a signal is received about the result of comparing the output sets.
По сигналу СИ 4 результаты обработки ишЬормации и каналах 3j обработки и Y/T) передаютс на выходы устройства, причем к выходу подключаетс работоспособный блок - (или 5i) , на что указьтает соответстаую1дий разр д регистра 33 (или 34) неисправности . Одновремен)1о сигнал сравнени выходных наборов и Y,j блоков 4j и 5J поступает на вход младшего разр да регистра 32 сдвига и на один из входов элемента И 38 первой группы блока 1 управлени реконЛигурацией.According to the SI signal 4, the processing results of the ischlation and the processing channels 3j and Y / T) are transmitted to the outputs of the device, and an operable unit is connected to the output (or 5i), which is indicated by the corresponding register bit 33 (or 34). At the same time) 1o the comparison signal of the output sets and Y, j of the blocks 4j and 5J is fed to the input of the lower bit of the shift register 32 and to one of the inputs of the AND 38 element of the first group of the reconfiguration control unit 1.
Допустим, произошел отказ первого резервируемого блока 4 j в первом ханале 3j обработки. Тогда происходит несовпадение выходных сигналов и YC- и на выходе готовности блока 9 по вл етс сигнал несравнени , которьй по СИ 4 принимаетс в младши)1 разр д регистра 32 сдвига и через элемент И 38 nepBovi группы поступа0 ет на счетньи вход второго счетчика 36. Содержимое счетчика 36 увеличиваетс на и принимает значение, равное 0...010 (фиг. 7, интервал I обработки информации). Так как содер5 жимое второго счетчика 36 вл етс управл ющей информацией дл входного распределител 6| и коммутлтс п , взаимодействи (сриг. 3 и ч), то очеред11ом интервале обработки входы Suppose there was a failure of the first reserved 4 j block in the first channel of 3j processing. Then there is a discrepancy between the output signals and YC- and at the ready output of block 9, an incomparison signal appears, which is received in SI 4 in 1) 1 bit of shift register 32 and through the And 38 element of the nepBovi group enters the counting input of the second counter 36. The contents of counter 36 are incremented and take the value of 0 ... 010 (FIG. 7, information processing interval I). Since the content of the second counter 36 is the control information for the input distributor 6 | and commutants p, interaction (Sri. 3 and h), then the next interval processing inputs
0 и выходы вторых резервируемых блоков 5j подключаютс к перпы;- резервируемым блока( (i-t-l)-ro канала обработки.0 and the outputs of the second redundant blocks 5j are connected to the perps; - the redundant block ((i-t-l) -ro processing channel.
По СИ 1 п блоке 1 осуг;естпл етсп сдвиг содерж1Ечого регистра 32 сдлмпп, According to SI 1 n block 1, aug; there is a shift in the content of the register of 32 sdmp,
5 т.е. и cTapiijin рапр ;1 регистра 32 переписываетс едишгпа из младпюго разр да. Кроме того, по СИ 1 очеро; ной входной набор X 1юстчпа(;т на вход первого резериируемого xloica 4 j5 i.e. and cTapiijin rapr; 1 register 32 is rewritten from one of the least significant bit. In addition, SI 1 ochero; input input set X 1Just (; t to the input of the first xloica 4 j to be regenerated
и через входноГ paci;iic;i,ejiiiTe;p 6 и элемент iUIH 10 -, на пход пторогс резервируемого блока 5,, . TaioiM образом , осуцестцл етс подключение иторых резервируем1 1Х блокон к iiep:) со and through the input paci; iic; i, ejiiiTe; p 6 and the element iUIH 10 -, for the transfer of the reserved block 5 ,,. TaioiM way, the connection of the second ones is reserved 1 x 1 block to iiep :) with
5 смещением на один опрано. Образуютс следующие пары параллельно 1:)аботл1оЧ1чих блоков: А - 1э 5 offset by one oprano. The following pairs are formed in parallel 1:) atotl1och1nyh blocks: A - 1e
П1 Z. - ( 3 3. А - 5 2.- - m-iПосле обработк;; пыходиые сигналы сравниваютс и блоке срлпионил. A1 Z. - (3 3. A - 5 2.- - m-i After processing ;; the faded signals are compared and the unit is slandered.
0 Так icaix блок Д, отказал, то па пыходе готовности блока 9 сравнени вновь по вл етс сиги;:.; нссравнсни , KOTopi.-rii по СИ 4 пришгмаетс п м.тадши; 5 разр д регистра 32 с;пига и через И ЗС, поступает на DTopoii счетчик 36, содерл1 мое i;oToporo увеличиваетс на едилицу и равно 0...011.0 So icaix block D, failed, then on the readiness of readiness of block 9 of the comparison, whitefish reappears;:.; for comparison, KOTopi.-rii on SI 4 will be attached to the metro station; The 5 bits of the register are 32 s; pig and through the ES, enters the DTopoii counter 36, the content of my i; oToporo increases by the unit and equals 0 ... 011.
Одновременно выхо;1Н1лс сигналы с блока AJ и сумма Y/::-, с блока 9j выда0 ютс на выход ycTSKnicTija.At the same time, the output; 1Н1лс signals from the AJ block and the sum Y / :: -, from the 9j block are output to the ycTSKnicTija output.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904836230A SU1737776A1 (en) | 1990-05-03 | 1990-05-03 | Multichannel redundant device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904836230A SU1737776A1 (en) | 1990-05-03 | 1990-05-03 | Multichannel redundant device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1737776A1 true SU1737776A1 (en) | 1992-05-30 |
Family
ID=21519273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904836230A SU1737776A1 (en) | 1990-05-03 | 1990-05-03 | Multichannel redundant device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1737776A1 (en) |
-
1990
- 1990-05-03 SU SU904836230A patent/SU1737776A1/en active
Non-Patent Citations (1)
Title |
---|
Плтсит cm Г Д356550, кл. Г, 06 Г 11/20, опублик. 198Д.Пстоды аиллизл л синтсзл структур упрлилпющих систем/Под ред. В.Г.Воли- кл. П.: Эпсрголтомппллт, 1988, с. 251, рис. 5.9. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4996695A (en) | Arrangement for accessing and testing telecommunication circuits | |
GB1081812A (en) | Data handling system | |
US4368531A (en) | Frame aligner for digital telecommunications exchange system | |
SU1737776A1 (en) | Multichannel redundant device | |
NO793242L (en) | FLEXIBLE BUFFER MEMORY FOR SYNCHRONOUS DEMULIT Plexes, SPECIAL FOR TIMED TRANSMISSIONS | |
NO144370B (en) | FLEXIBLE MEMORY FOR AN ASYNCHRONIC PCM MULTIPLEXER | |
JPH0215141B2 (en) | ||
GB1349370A (en) | Time division multiplex telecommunication system | |
SU903852A2 (en) | Multi-channel interfacing device | |
SU1252782A1 (en) | Device for checking and switching back-up units | |
SU1737723A1 (en) | Multichannel redundant switch | |
SU1042217A1 (en) | Majority-type redundancy device | |
SU1208557A2 (en) | Interface for linking transducers with computer | |
SU842774A1 (en) | Information exchange device | |
SU953639A1 (en) | Majority redundancy memory interface | |
SU1359783A1 (en) | Commutation system | |
SU1120326A1 (en) | Firmware control unit | |
SU983713A1 (en) | Readjustable microprogram processor | |
SU1751766A1 (en) | Majority-redundant memory interface | |
SU896613A2 (en) | Interface | |
SU1089771A1 (en) | Redundant system | |
SU1166126A2 (en) | Interface | |
DE2715409A1 (en) | CIRCUIT ARRANGEMENT FOR THE TRANSMISSION OF SIGNALS IN A PCM SWITCHING SYSTEM | |
SU1397917A1 (en) | Two-channel device for checking and restoring processor systems | |
SU1564623A1 (en) | Multichannel device for test check of logic units |