SU1737721A1 - Устройство импульсно-фазовой автоподстройки частоты - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано в системах автоматического управлени  фазой генераторов импульсов. Цель изобретени  - повышение быстродействи .Устройство содержит JK-триггеры 1 и 2, формирователь 3 сигнала логической 1. формирователь 4 сигнала логического О, входную шину 5, делитель 6 частоты, логический элемент И- НЕ 7, логические элементы ИЛИ-НЕ 8 и 9 и управл емый генератор 14 импульсов. Введение в устройство логических элементов И-НЕ 10 и 11 реверсивного счетчика 12 и цифроаналогового преобразовател  13 позволило уменьшить врем  переходного про- цесса, что в свою очередь привело к повышению быстродействи  устройства им- пульсно-фазовой автоподстройки частоты. 2 ил. у Ё

Description

VI

СО

VI VI ю

Изобретение относитс  к устройствам автоматического управлени  фазой генераторов электронных импульсов и может найти применение в электронике и радиотехнике.

Целью изобретени   вл етс  повышение быстродействи  устройства.

На фиг.1 изображена электрическа  схема устройства; на фиг.2 - временные диаграммы .

Устройство содержит триггеры 1 и 2, 1 входы которых подключены к выходу формировател  3 сигнала логической единицы, К-входы - к выходу формировател  А сигнала логического нул , счетный вход триггера 1 подсоединен к входной шине 5 устройства , счетный вход триггера 2 подсоединен к первому выходу делител  6 частоты. Выходы триггеров через логический элемент И- НЕ 7, логические элементы ИЛИ-НЕ 8 и 9, логические элементы И-НЕ 10 и 11, реверсивный счетчик 12. цифроанадоговый преобразователь 13 и управл емый генератор 14 подключены к счетному входу делител  6 частоты.

На фиг.2 изображены временные диаграммы в следующих точках: входной сигнал 15 устройства (вывод 5); импульсы на первом выходе 16 делител  6 частоты; сигнал на выходе 17 триггера 1; сигнал на выходе 18 триггера 2; сигнал на выходе 19 логического элемента И-НЕ 7; импульсы на втором выходе 20 делител  6 частоты; сигнал на выходе 21 логического элемента И-НЕ 10; сигнал на выходе 22 логического элемента И-НЕ 11.

Устройство работает следующим образом .

С приходом входного сигнала устройства (шина 5) на счетный вход триггера 1, последний по его заднему фронту перебрасываетс  в состо ние, npVi котором на его выходе формируетс  сигнал логической единицы, который открывает элемент И-НЕ 7 по первому входу. Рассмотрим случай, когда период следовани  импульсов на первом выходе делител  6 частоты в первый момент времени больше периода следовани  входных импульсов на шине 5. В момент .прихода заднего фронта импульса с делител  6 частоты на счетный вход триггера 2 последний перебрасываетс  и своим выходным сигналом (логической единицей) открывает элемент 7 по второму входу.

На выходе элемента 7 по вл етс  сигнал логического нул , который по R-входам триггеров 1 и 2 устанавливает их в исходное состо ние. В результате указанных действий при задержке заднего фронта импульса делител  частоты относительно заднего фронта входного импульса на выходе триг

гера 1 формируетс  сигнал, длительность которого равна разности фаз указанных сигналов , а на выходе триггера 2 формируетс  паразитный импульс, вызванный конечным

«ременем распространени  сигнала через элемент 7 и триггер 2. Логический элемент 9 исключает паразитный импульс, так как на его входы в противофазе поступают сигналы с выхода триггера 2 и элемента 7, поэтому

0 на его выходе в этом случае формируетс  нулевой потенциал, который запирает элемент 11. Импульс с выхода логического элемента 8, равный разности фаз импульса на шине 5 и импульса с делител  частоты, от5 крывает логический элемент 10, который пропускает на выход пачку импульсов, снимаемых с второго выхода делител  6, частоты , котора  поступает на суммирующий вход реверсивного счетчика 12. Состо ние

0 счетчика 12 измен етс  так, что выходное напр жение цифроаналогового преобразовател  13 увеличиваетс . Происход щее при этом увеличение частоты следовани  импульсов управл емого генератора 14 при5 водит к снижению разности фаз между входным импульсом и импульсом делител  частоты. В случае, если задний фронт импульса управл емого генератора формируетс  раньше заднего фронта входного

0 сигнала, т.е. сдвиг фаз импульсов изменил- с , то из счетчика 12 вычитаетс  информаци , что приводит к понижению частоты управл емого генератора 14, т.е. к уменьшению разности фаз.

5 Особенностью предлагаемого устройства  вл етс  то, что чем больше фазовый сдвиг между контролируемыми импульсами , тем больше импульсов за врем  сигнала рассогласовани  поступает на счетные вхо0 ды реверсивного счетчика 12, тем быстрее измен етс  его состо ние и тем быстрее происходит отработка возникающей ошибки . При малых фазовых ошибках количество импульсов минимально, что способствует

5 повышению динамической устойчивости системы регулировани  в статическом режиме .

Claims (1)

1. Формула изобретени  Устройство импульсно-фазовой авто0 подстройки частоты, содержащее два J-K- триггера, J-входы которых подключены к формирователю сигнала логической единицы , К-входы - к формирователю сигнала логического нул , а выходы - к входам первого

   5 логического элемента И-НЕ и первым входом двух логических элементов ИЛИ-НЕ, вторые входы которых соединены с выходом первого логического элемента И-НЕ и R-вхо- дами J-K-триггеров, счетный вход первого из которых соединен с входной шиной устройства . а счетный вход второго - с первым выходом делител  частоты, вход которого соединен с выходом управл емого генератора импульсов, отличающеес  тем, что, с целью повышени  быстродействи , в него введены цифроаналоговый преобразователь , реверсивный счетчик, второй и третий логические элементы И-НЕ. первые

   входы которых соединены с вторым выходом делител  частоты, вторые входы - с выходами соответствующих логических элементов ИЛИ-НЕ, а выходы - с входами реверсивного счетчика, выходы которого соединены с входами цифроаналогового преобразовател , выход которого соединен с входом управл емого генератора импульсов.

   18

   20

   п

   /

   Фи.г.2