дени на выходе схемы отсутствует. Устройство работает в обычном режиме.There is no day at the output of the circuit. The device works as usual.
При сбое в работе устройства на входы блока 3 сравнени поступают отличающиес коды. С его выхода выдаетс сигнал не- совпадени и при отсутствии сбоев регистра 1 адреса, которые контролируютс схемой контрол четности 8, одновибратор б вырабатывает импульс.If the device malfunctions, different codes are received at the inputs of the comparison unit 3. From its output, a discrepancy signal is issued and in the absence of failures of the address register 1, which are controlled by the parity check circuit 8, the one-shot b produces a pulse.
Длительность формируемого импульса определ етс элементом 11 задержки. При наличии сигнала на установочном втором входе одновибратора 6, данный сигнал, после прохождени элементов ИЛИ-НЕ 10, задержки 11, поступает на вход элемента И 12 и вл етс запрещающим, следовательно импульс, при поступлении сигнала с выхода блока 8 контрол четности, одновибратором б не формируетс .The duration of the generated pulse is determined by the delay element 11. If there is a signal at the setup second input of the one-shot 6, this signal, after passing the elements OR-NOT 10, delay 11, enters the input of the element 12 and is prohibiting, therefore the pulse, when the signal from the output of the parity control unit 8 arrives not formed.
Рассмотрим подробнее работу блока 5 элементов И при установке одного из разр дов счетчика 2. Импульс с выхода одно- вибратора 6 поступает на первый входы первого и второго элементов И, на вторые входы которых поступают сигналы с выхо- до.в сумматора 4. Элементы И 14 срабатывают при пр мых сигналах на входах, с выхода элемента И импульс поступает на вход установки данного разр да счетчика 2.Let us consider in more detail the operation of block 5 elements AND when one of the bits of counter 2 is installed. An impulse from the output of one vibrator 6 is fed to the first inputs of the first and second elements AND, the second inputs of which receive signals from the output. 14 are triggered by direct signals at the inputs, from the output of the element, And a pulse is fed to the input of the installation of this bit of counter 2.
Элемент И 13 срабатывает при пр мом сигнале на первом входе и инверсном сигнале на втором входе. С его выхода импульс поступает на вход сброса этого же разр да. Таким образом, счетчик синхроимпульсов 2 устанавливаетс в состо ние,со- ответствующее выходному коду сумматора 4, т.е. устанавливаетс правильное состо ние счетчика 2 синхроимпульсов. При несовпадении сигналов на входах блока 3 сравнени в случае сбо регистра 1 адреса, Element And 13 is triggered by a direct signal at the first input and an inverse signal at the second input. From its output, a pulse is fed to the reset input of the same bit. Thus, the clock counter 2 is set to the state corresponding to the output code of the adder 4, i.e. the correct state of the 2 sync pulse counter is set. If the signals at the inputs of the block 3 are different, in the case of the register of address 1,