SU1725226A1 - Устройство дл исследовани графов - Google Patents
Устройство дл исследовани графов Download PDFInfo
- Publication number
- SU1725226A1 SU1725226A1 SU904818951A SU4818951A SU1725226A1 SU 1725226 A1 SU1725226 A1 SU 1725226A1 SU 904818951 A SU904818951 A SU 904818951A SU 4818951 A SU4818951 A SU 4818951A SU 1725226 A1 SU1725226 A1 SU 1725226A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- model
- arc
- output
- input
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл решени задачи выделени максимально полного подграфа графа. Целью изобретени вл етс расширение класса решаемых задач за счет выделени максимально полного подграфа исследуемого графа. Поставленна цель достигаетс тем, что устройство содержит блок 1 задани матрицы смежности графа, блок 2 выбора минимального кода , группу сумматоров 3, триггеры 4 модулей вершин и элемент И 5, причем блок 1 задани смежности графа содержит модели дуг 6, триггер 7 модели дуги, элемент ИЛИ 8, установочные входы 9, 10, вход 11 начальной установки, тактовый вход 12, выход 13 устройства. 1 ил.
Description
111
сл
С
XI
ю сл ю ю о
Изобретение относитс к вычислительной технике и может быть использовано дл решени задачи выделени максимально полного подграфа графа.
Целью изобретени вл етс расширение класса решаемых задач за счет выделени максимально полного подграфа исследуемШ .
На чертеже представлена функциональна схема устройства.
Устройство, содержит блок 1 задани матрицы смежности графа, блок 2 выбора минимального Кода, группу сумматоров 3| триггеры 4| моделей вершин и элемент И 5 (i 1,п, где п - число вершин исследуемого
графа)- ; :;
Блёк 1 задани матрицы смежности графа предназначен дл задани топологии исследуемого графа и содержит модели дуг 6ц. У 1,п,(Дуги с индексом П, где i 1,n, в модели отсутствуют). Модели дуг идентичны и содержат триггер 7 модели дуги и элемент ИЛИ 8. Кроме того, на чертеже обозначень установочные входы 9 и 10 модели дуги, вход 11 начальной установки устройства, тактоёЫй вхбд 12 устройства и выход 13 устройства.
Устройство работает следующим образом , I:
Перед началом решени подачей импульсов уровн логической единицы на установочные входы 9 моделей дуг 6ij, соответствующих имеющимс в исследуемом графе дугам, задаетс топологи графа, а подачей импульса на вход 11 начальной установки устройства Обеспечиваетс возврат в исходное нулевое состо ние триггеров 4i моделей вершин. При этом сигналы уровн логической единицы с единичных выходов триггеров 7 моделей дуг 6ij, соответствующих единичным элементам матрицы смежности исследуемого графа, поступают на первые входы элементов ИЛИ 8 этих моделей дуг. С выходов элементов ИЛИ ё моделей дуг сигналы поступают не соответствующие входы элемента И 5 и BXQJ- ды соответствующих сумматоров 3i, i 1,ri. С выходов сумматоров сигналы, пропорциональные числу единиц в соответствующих строках матрицы смежности исследуемого графа, подаютс на информационные входы блока 2 выбора минимального кода.
Решение начинаетс подачей импульса на тактовый вход 12 устройства. При этом в блоке 2 осуществл етс выбор минимального из входных сигналов и на соответствую- iij«M выходе блока по вл етс импульс уровн логической единицы, который поступает на единичный вход триггера соответствующей модели вершины, например на
триггер 4) модели вершины. Триггер 4| модели вершины переводит в единичное состо ние и сигнал с efb единичного выхода поступает на объединенные входы всех
моделей дуг i-ro столбца и i-й строки блока 1, моделиру исключение 1-й вершины из множества вершин искомого подграфа. С выходов моделей дуг сигналы через их элементы ИЛИ 8 поступают на соответствующие входы элемента И 5 и входы сумматоров 3i, i 1,п. Если при этом сигнал уровн логической единицы на выходе 13 устройства не по вл етс , тЬ вновь подаетс импульс на тактовый йход 12 и начинаетс
следующий шаг решени , который, как и возможные последующие, аналогичен рассмотренному .,
Решение завершаетс , когда после очередного шага решени на всех входах элемента И б будут присутствовать сигналы единичного уровн и по витс сигнал на выходе устройства 13.
Вершины, вход щие в множество вершин максимально полного подграфа исследуемого графа, п(м/этбм будут однозначно определены наход щимис в нулевом состо нии триггерами 4| моделей вершин.
30
Claims (1)
- Формула из.обретениУстройство дл исследовани графов, содержащее группу из п модулей вершин, где п - число вершин исследуемого графа, отличающеес тем, что, с целью5 расширени класса решаемых задач за счет выделени максимально полного подграфа исследуемого графа, в него дополнительно введены группа сумматоров, блок выбора минимального кода, элемент И, блок зада0 ни матрицы смежности графа, который содержит матрицу п х п моделей дуг, причем модели дуг с индексом ii, где i 1,n, в матрице отсутствуют, модель дуги содержит элемент ИЛИ модели дуги и триггер модели5 дуги, пр мой выход которого соединен с первым входом элемента ИЛИ модели дуги, второй и третий входы и выход которого вл ютс соответственно первым и вторым входами и выходом модели дуги, установоч0 ные входы триггера модели дуги вл ютс установочными входами модели дуги, кажда модель вершины представл ет собой триггер, выход модели вершины соединен с первыми входами моделей дуг одноименно5 го столбца и вторыми входами моделей дуг одноименной строки блока задани матрицы смежности графы, входы Слагаемых каждого из сумматоров группы соединены с выходами одноименной модели дуг одноименного сумматора строки блока заданиматрицы смежности графа, выход сумматора группы соединен с одноименным входом блока выбора минимального кода, выходы которого соединены с установочными входами одноименных моделей вершин, входы сброса которых соединены с входом начальной установки устройства, выход каждое модели дуги соединен с одноименным вхо- Јфм элементаИ, 4ш6д которого вл етс выходом устройстЁЭ, вход синхронизации блока выбора минимального кода вл етс тактовым входом устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904818951A SU1725226A1 (ru) | 1990-04-24 | 1990-04-24 | Устройство дл исследовани графов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904818951A SU1725226A1 (ru) | 1990-04-24 | 1990-04-24 | Устройство дл исследовани графов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1725226A1 true SU1725226A1 (ru) | 1992-04-07 |
Family
ID=21510824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904818951A SU1725226A1 (ru) | 1990-04-24 | 1990-04-24 | Устройство дл исследовани графов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1725226A1 (ru) |
-
1990
- 1990-04-24 SU SU904818951A patent/SU1725226A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №408312, кл. G 06 F 15/20, 1973. Авторское свидетельство СССР № 643880, кл. G 06 F15/20, 1975.: * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1725226A1 (ru) | Устройство дл исследовани графов | |
EP0076129A2 (en) | Circuit for generating pulse waveforms with variable duty cycles | |
SU1376097A1 (ru) | Устройство дл моделировани сетевых графов | |
SU708367A1 (ru) | Устройство дл моделировани сетевых графиков | |
SU720829A1 (ru) | Устройство дл вызова абонентов | |
SU752814A1 (ru) | Многодекадное пересчетное устройство с управл емым коэффициентом пересчета | |
SU798854A1 (ru) | Устройство дл моделировани сетевыхгРАфОВ | |
SU640314A1 (ru) | Устройство дл определени экстремальных путей в графах | |
SU1366168A1 (ru) | Уctpoйctbo упpabлehия teлeигpoй | |
SU1758858A1 (ru) | Устройство дл формировани импульсных сигналов | |
SU902325A1 (ru) | Устройство дл опроса информационных датчиков | |
SU1683010A2 (ru) | Генератор случайных чисел | |
SU515314A1 (ru) | Определитель линии вызывающего абонента в автоматической коммутационной системе | |
SU690470A1 (ru) | Веро тностный распределитель импульсов | |
SU1280621A1 (ru) | Генератор случайного процесса | |
JPH0824267B2 (ja) | データ処理装置 | |
SU556460A2 (ru) | Устройство дл моделировани сетевых графиков | |
SU1112356A2 (ru) | Генератор последовательности @ -чисел Фибоначчи | |
SU966920A1 (ru) | Дес тичный счетчик | |
SU588543A1 (ru) | Устройство дл сложени двоичных чисел | |
SU849202A1 (ru) | Устройство дл сравнени двоичныхчиСЕл | |
SU1721607A1 (ru) | Генератор случайных чисел | |
SU1193822A1 (ru) | Преобразователь интервалов времени в код | |
SU940164A1 (ru) | Устройство дл распределени заданий процессорам | |
SU1051729A1 (ru) | Делитель частоты с дробным коэффициентом делени |