SU1716498A1 - Устройство дл речевого ввода в электронную вычислительную машину - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  ввода речевых команд в управл ющую вычислительную машину. Цель изобретени  - повышение количества распознаваемых слов. Устройство содержит микрофон, усилитель, блок полосовых фильтров, блок компараторов, накопитель, блок синхронизации, два блока пам ти, блок сравнени , блок сопр жени , регистр, дешифратор. Цель изобретени  достигаетс  за счет применени  метода быстрой идентификации слов. В результате в блок сопр жени  загружаетс  код слова (не более 16 букв), который доступен дл  чтени  со стороны управ- ,. л ющей ЭВМ. Устройство распознает 8192 слова, что в АО раз больше, чем дл  известного устройства. 4 ил. (Л С

Description

Изобретение относитс  к области автоматики и сычислительнбй техники и может быть использовано дл  ввода речевых команд в управл ющую вычислительную машину.

Целью изобретени   вл етс  повышение количества распознаваемых слов

На фиг. 1 представлена функциональна  схема устройства; на фиг. 2 - функциональна  схема блока синхронизации; на фиг. 3 приведены эпюры-напр жений устройства; на фиг. 4 - примеры выполнени  -блока компараторов-- и накопител .Устройство .содержит (фиг. 1) микрофон 1, усилитель 2, блок 3 полосовых фильтров, блок 4 компараторов, накопитель 5, блок 6 синхронизации,регистр 7, первый 8 и второй 9 блоки пам ти , блок 10 сравнени , блок 11 сопр жени , дешифратор 12, показана также ЭВМ 13.

Блок 6 синхронизации (фиг. 2) содержит компаратор 14, первый 15 и второй 16 генераторы, счетчик 17, ждущий мультивибраторов, элемент И 19, элемент НЕ 20, элемент НЕ 21, элемент И 22, элемент НЕ 23.

Устройство (фит. 1) работает следующим образом.

Звуковой сигнал с выхода микрофона 1 усиливаетс  в усилителе 2 и поступает на вход блока 6 синхронизации (фиг. 2). В компараторе 14 происходит сравнение звукового сигнала с пороговым напр жением U (фиг. 3, эпюра 1). Напр жение , выбираетс  несколько выше уровн  шумов. Генератор импульсов 16 вырабатывает импульсы длительностью 100 не с периодом

ОУ 4

со оо

по вл етс  сигнал логи- , который запускает ждущий

следовани  200 не (фиг. 3, эпюра 2) Результат сравнени  по фронту ближайшего импульса с выхода генератора 16 записываетс  в компаратор И, и на его выходе ческа  1,

мультивибратор 18. Ждущий мультивибратор 18 формирует импульс длительностью 1 с (фиг. 3, эпюра 3), поступающий через элемент НЕ 23 на синхро вход регистра 7 (фиг. 1).

В блоке полосовых фильтров 3 (фиг. 1) производитс  спектральный анализ звукового сигнала. Каждый из 16 полосовых фильтров св зан с соответствующим компаратором блока компараторов k, в которых происходит сравнение сигналов с фильтров и порогового напр жени  Uno-, выбранного также выше уровн  шумов. Результат сравнени  (фиг. 4) фиксируетс  в компараторах блока компараторов k по переднему фронту импульсов длительностью 20 мс, с выхода генератора им пульсов 15 (фиг. 3, эпюра t), т.е. происходит дискретизаци  по времени звукового сигнала, прошедшего спектральный анализ.

Импульсы с выхода генератора 15 поступают на вход стробировани  компараторов блока компараторов k с выхода элемента И 19, на второй вход которого поступает импульс длительностью 1 с с выхода ждущего мультивибратора 18. Сформированный в блоке компаратор 16-разр дный цифровой код поступает в накопитель 5. Сумматор накопител  5 (фиг. ) реализован на микросхемах 530ИПЗ и регистрах К555ИР23. Запись в регистр осуществл етс  по переднему фронту импульсо с выхода элемента НЕ 21 (фиг. 2, фиг. 3 эпюра 5). Таким образом происходит накопление (синтез) цифрового эквивалента звукового сигнала в тчение 1с.

: По заднему фронту импульса длителностью 1 с с выхода мультивибратора 18 (фиг. 3jэпюра 3), прошедшему чере элемент НЕ 23 (фиг. 2), накопленна  в накопителе 5 информаци  фиксируетс  в регистре 7. Первый блок пам ти 8 имеет организацию 8192 х 102 бит. Второй блок пам ти 9 имеет организацию 8192 х 16 бит.

Код с выхода накопител  5  вл етс  цифровым эквивалентом звукового сигнала, соответствующего произнесен

ному (в среднем за 1 с) слову. Во втором блоке пам ти 9 содержитс  информаци  с 8192 16-разр дных цифровых эквивалентах слов. В свою очередь первый блок пам ти 8 содержит информацию о 8192 х разр дных цифровых эквивалентах, необходимых дл  вывода произнесенного слова на дис5

0

5

0

5

5

0

5

устройство электронной вычислительной машины 13 (фиг. 1). Считывание ин4- формации о цифровых эквивалентах слов из заранее определенного словар , состо щего из 8192 слов, производитс  с помощью счетчика 17 (фиг. 2), вход щего в состав синхронизатора 6. В момент по влени  звукового сигнала на выходе компаратора И формируетс  импульс, поступающий на вход сброса счетчика 17, обнул ющий его. Затем следует режим накоплени , заканчивающийс  фиксацией результата накоплени  (синтеза цифрового эквивалента слова) в регистре 7. После окончани  режима накоплени  устройство переходит в режим идентификации (распознавани ) входной звуковой информации. В этот момент с выхода НЕ элемента 20 (фиг. 2) на элемент И 22 поступает импульс разрешени  прохождени  импульсов с выхода генератора 16. Импульсы длительностью 100 не и периодом 200-не поступают на счетный вход счетчика. 17, с выхода Которого код очередного адреса поступает на входы первого 8 и второго 9 блоков пам ти. Синтезированный в результате накоплени  цифровой эквивалент слова, за- 0 фиксированный в регистре 1, сравниваетс  последовательно во времени в блоке сравнени  10 (фиг. 1) с информацией с выхода второго блока пам ти 9. В момент сравнени  синтезированного цифрового эквивалента слова и цифро- вого эквивалента из словар , состо щего из 8192 слов, на выходе блока сравнени  10 формируетс  импульс сравнени  , по. которому с выхода первого блока пам ти 8 цифровой эквивалент слова записываетс  в блок 11 (фиг.1).

Блок сопр жени  11 реализован на микросхемах типа КР580ВВ55. Входна  информаци  поступает на входы портов А и В, импульс сравнени  дл  записи информации в эти порты выдаетс  на разр ды С2, tk порта С.

С адресных выходов электронной вычислительной машины 13 на вход дешиф

5

ратора 12 поступает код адреса АО...А7 (восемь младших разр дов). Разр ды АО, А1 поступают транзитом на входы АО, А1 микросхемКР580ВВ55 разр ды Аб, А преобразуютс  в четыре сигнала, осуществл ющие выборку одной иэ микросхем дешифратора 12, кажда  из которых преобразует код А A3, А, А5 по принципу 4 в .Синалы с выхода дешифратора 12 поступют на входы выбора кристалла микросхем блока сопр жени  11. По сигнал Чтение порта с выхода электронной вычислительной машины 13, информаци с выхода выбранного порта определенной микросхемы блока сопр жени  1.1 выводитс  байтами (по 8 разр дов) в электронную вычислительную машину 1 В электронной вычислительной машине 13 данна  информаци  может быть выведена в виде алфавитно-цифровых сиволов на экран диспле  или на печатющее устройство. .

Если электронна  вычислительна  машина 13используетс  в качестве уравл ющей , то возможно управление объектом с помощью речевых команд.

Claims (1)

1. Формула изобре тье н и  

   Устройство дл  речевого ввода в электронную вычислительную машину, содержащее микрофон, усилитель, блок полосовых фильтров, блок сопр жени , выход микрофона соединен со входом усилител , выход которого соединен со входом блока полосовых фильтров, информационные входы-выходы блока сопр жени   вл ютс  информационными

   0

   5

   0

   5

   0

   5

   входами-выходами устройства, входы управлени  блока сопр жени   вл ютс  входами управлени  устройства, отличающеес  тем, что, с це- лью повышени  количества распознаваемых слов, в него введены блок компараторов , блок синхронизации, блок сравнени , накопитель, два блока пам ти , регистр, дешифратор, выходы блока полосовых фильтров соединены со входами блока компараторов, выхо-- ды которого соединены с информационными входами накопител , выходы которого соединены с информационными входами регистра, выходы которого соединены со входами первой группы блока сравнени , вход блока синхронизации соединен с выходом усилител , первый выход блока синхронизации соединен со входом синхронизации блока компараторов, второй выход блока синхронизации соединен со входом синхронизации накопител , третий выход бло ка синхронизации соединен со входом синхронизации регистра, выходы группы блока синхронизации соединены со входами первого и второго блоков пам ти , выходы первого блока , пам ти соединены с информационными входами первой группы блока сопр жени , выходы второго блока пам ти соединены со входами второй группы блока сравнени  , выходы которого соединены с информационными входами второй группы блока сопр жени , входы дешифратора  вл ютс  адресными входами устройства , выход дешифратора соединен с управл ющим входом блока сопр жени .

   С

   р

   гт

   и

   Ј §

   н7

   Фигл