SU1707655A1 - Элемент интегральной схемы - Google Patents
Элемент интегральной схемы Download PDFInfo
- Publication number
- SU1707655A1 SU1707655A1 SU894630777A SU4630777A SU1707655A1 SU 1707655 A1 SU1707655 A1 SU 1707655A1 SU 894630777 A SU894630777 A SU 894630777A SU 4630777 A SU4630777 A SU 4630777A SU 1707655 A1 SU1707655 A1 SU 1707655A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- integrated circuit
- metal electrode
- board
- electrode
- circuit component
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Изобретение касаетс микроэлектроники и может быть использовано в системых дл обработки данных в запоминающих устройствах . Цель изобретени - расширение функциональных возможностей и повышение плотности компоновки. Элемент интегральнойсхемы содержит полупроводниковую подложку 1. на поверхности которой размещен первый металлический электрод 2, соединенный емкостной св зью через слой диэлектрика 3 со вторым металлическим электродом 4, размещенным на плате 5. Данный элемент позвол ет осуществить коммутацию интегральных схем, изготовленных как по бипол рной, так и по КМОП-технологии. 1 ил. л С I- XJ О М о ел ел
Description
Изобретение относитс к микроэлектронике и может быть использовано в системах дл обработки данных и в запоминающих устройствах.
Цель изобретени - расширение функциональных возможностей и повышение плотности компоновки.
Нэ чертеже представлен элемент интегральной схемы.
Элемент содержит полупроводниковую подложку 1, на поверхности которой размещен первый металлический электрод 2, соединенный емкостной св зью через спой диэлектрика 3 с вторым металлическим электродом 4, размещенным на плате 5.
В качестве диэлектрика 3 использован полиимид, толщина которого выбрана равной 0,1-15 мкм.
Элемент интегральной схемы работает следующим образом.
На первый металлический электрод 2, расположенный на полупроодниковой подложке 1, подаетс импульсное напр жение Ui, например, значением до 5 В, за счет емкостной св зи между электродами 2 и 4 подложки 1 и платы 5 на втором металлическом электроде 4 платы 5 возникает импуль- сное напр жение, значение которого определ етс отношением емкостей, одна из которых вл етс паразитной емкостью электродом 4 платы 5 и землей (С2), а втора - емкость между электродами 2 и 4 (Ci). В состав емкости С входит и входна емкость приемника сигнала, например затвора МОП-транзистора, подсоединенного к электроду 4 платы 5.
Значение напр жени на электроде 4 платы 5 (U2) равно
or v
В реальных устройствах отношение емкостью -ж- не превышает единицы, поэтому
1)2 может уменьшатьс по отношению к Ui не более, чем а 2 раза.
Частотный диапазон работы элемента ограничен снизу частотой
fn1
2tfRCi
где R - выходное сопротивление приемника сигнала, подсоединенного к электроду 4.
Рекомендуетс использовать приемник с высоким входным сопротивлением, например МОП-тразистор, у которого R 108 Ом. Емкость Ci при размерах основани электрода 410x10 мкм и толщине зазора между
0 площадками 1 мкм составл ет 2 пФ, что дает оценку нижней граничной частоты н 10 Гц. Следовательно, данный элемент при указанных размерах позвол ет передавать импульсные сигналы с частотой выше
5 10МГц.
Увеличение размера основани электрода 4 до 100 х 100 мкм позвол ет снизить граничную частоту до 0.1 МГц, а уменьшение толщины полиимида до 0,1 мкм -до 0,01 МГц.
0 Помимо возможности увеличить (при че- тырехуровней степени интеграции практически на пор док) плотность компоновки элемент интегральной схемы позвол ет осуществл ть коммутацию интегральных схем.
5 изготовленных как по бипол рной, так и по КМОП-технологии, и, кроме того, открывает путь к комбинации подложек из различных материалов, например кремни и арсенида галли , и тем самым расшир ет функцио0 нэльные возможности интегральных схем (например, двухуровнева интегральна схема может содержать электронные и оп- тоэлектронные узлы).
Claims (1)
- Формула изобретени5 Элемент интегральной схемы, содержащий полупроводниковую подложку, на поверхности которой размещен первый металлический электрод, соединенный емкостной св зью через слой диэлектрика с0 вторым металлическим электродом, отличающийс тем, что, с целью расширени функциональных возможностей и повышени плотности компоновки, второй электрод размещен на плате, пои этом толщины элек5 тродов выбраны равными 2-20 мкм. а в качестве диэлектрика использован полиимид, толщина которого выбрана равной 0,1-15 мкм.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894630777A SU1707655A1 (ru) | 1989-01-02 | 1989-01-02 | Элемент интегральной схемы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894630777A SU1707655A1 (ru) | 1989-01-02 | 1989-01-02 | Элемент интегральной схемы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1707655A1 true SU1707655A1 (ru) | 1992-01-23 |
Family
ID=21419811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894630777A SU1707655A1 (ru) | 1989-01-02 | 1989-01-02 | Элемент интегральной схемы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1707655A1 (ru) |
-
1989
- 1989-01-02 SU SU894630777A patent/SU1707655A1/ru active
Non-Patent Citations (1)
Title |
---|
За вка JP № 53-17868,ил. Н 01 L27/04, 1978. Мэдленд Г.Р. Интегральные схемы. Ос- нсвы проектировани и технологии. М.: Советское радио, с, 244. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3793265B2 (ja) | 垂直方向集積化回路の各チップ層間の誘導による信号伝送用装置 | |
US6790704B2 (en) | Method for capacitively coupling electronic devices | |
US20060244108A1 (en) | Capacitive techniques to reduce noise in high speed interconnections | |
US6255852B1 (en) | Current mode signal interconnects and CMOS amplifier | |
US3879606A (en) | Light projection coupling of semiconductor type devices through the use of thermally grown or deposited SiO{HD 2 {B films | |
US5453713A (en) | Noise-free analog islands in digital integrated circuits | |
GB2113468A (en) | Integrated gate protection arrangement | |
US6906402B2 (en) | High permeability thin films and patterned thin films to reduce noise in high speed interconnections | |
DE19511401A1 (de) | Monolithisch integrierter Oszillator | |
US5585664A (en) | Semiconductor integrated circuit device | |
KR950002019A (ko) | 기생 캐패시터의 영향을 감소시킬 수 있는 반도체 회로 소자 | |
SU1707655A1 (ru) | Элемент интегральной схемы | |
US5151775A (en) | Integrated circuit device having improved substrate capacitance isolation | |
US20070257316A1 (en) | Semiconductor device | |
KR860000748A (ko) | 발진기 혼합기 회로 | |
Forbes et al. | Guard ring diodes for suppression of substrate noise and improved reliability in mixed-mode CMOS circuits | |
JPS61224348A (ja) | 半導体集積回路装置 | |
JPH10145219A (ja) | 半導体入力回路およびその製造方法 | |
JPH03283913A (ja) | 半導体集積回路装置 | |
JPH0139219B2 (ru) | ||
JPS61166060A (ja) | 半導体装置 | |
JPH08116024A (ja) | バイパスコンデンサの接続方法 | |
Hesidenz et al. | Distributed RC on-chip decoupling | |
JPS5961058A (ja) | 半導体装置 | |
JPH01138679A (ja) | 半導体記憶装置 |