SU1706004A1 - Формирователь линейно-частотно-модулированных сигналов - Google Patents

Abstract

Изобретение относитс  к радиотехнике и может использоватьс  в радиолокации. Целью изобретени   вл етс  повышение точности установки величины девиации частоты и обеспечение ее регулировани  независимо от других параметров линейно-частотно-модулированных (ЛЧМ) сигналов, повышение точности установки средней частоты и обеспечение ее регулировки независимо от других параметров выходных сигналов , а также расширение диапазона регупи- ровани  периода ЛЧМ-сигналов. Формирователь ЛЧМ содержит распределитель импульсных последовательностей (РИП) 1, первый - п тый двоичные умножители 2-6, счетчик 7, переключатель 8, преоб- разователь 9 кодов, суммирующий логический элемент 10, делитель 11 частоты. Все двоичные умножители упрэвп ютс  кодовыми сигналами от преобразовател  9 кодов и формируют ЛЧМ-сигналы с заданными параметрами. На выходе РИП формируютс  импульсные последовательности , поступающие на соответствующие двоичные умножители. Все двоичные умножители управл ютс  кодовыми сигналами от преобразовател  9 и каждый из них обеспечивает установку и регулировку одного из параметров ЛЧМ-сигналов независимо от другого параметра. 2 з.п.ф-лы, 4 ил. 00 t VJ О О о о 4

Description

Изобретение отнвситс  к радиотехнике и может использоватьс  в радиолокации.

Целью изобретени   вл етс  повышение точности установки величины девиации частоты и обеспечение ее регулировани  независимо от других параметров линейно- частотно-модулированных (ЛЧМ) сигналов, повышение точности установки средней частоты и обеспечение ее регулировки независимо от других параметров выходных сигналов, а также расширение диапазона регулировани  периода ЛЧМ-сигналов.

На фиг.1 приведена структурна  электрическа  схема формировател  линейно-частотно-модулированных сигналов; на фиг.2 - распределитель импульсных последовательностей; на фиг.З -- счетчик; на фиг.4 - диаграммы работы распределител  импульсных последовательностей.

Формирователь ЛЧМ-сигналов (фиг.1) содержит распределитель 1 импульсных последовательностей (РИП), первый - п тый двоичные умножители 2-6, счетчик 7, переключатель 8, преобразователь 9 кодов, суммирующий логический элемент 10, делитель 11 часточм. РИП 1 содержит триггеры 12-14, элементы И 15--19 и элемент ИЛИ 20. Счетчик 7 содержит Д триггеры 21-26, инверторы 27-34.

Фосмировлтель ЛЧМ-сигналов работает следующим образом.

Перед началом работы все триггеры, вход щие в состав всех двоичных умножителей 2-6 (фиг.1), счетчика 7 и делител  11 сбрасываютс  в начальное состо ние. Переключатель 8 находитс  в положении А. На управл ющий вход первого двоичного умножител  2 подаетс  логический сигнал 1 или О соответственно дл  растущего или падающего закона ЧМ. На управл ющий вход второго двоичного умножител  3 подаетс  1, э на управл ющий вход третьего двоичного умножител  4 - О. На первый вход преобразовател  9 кодов поступает код, задающий девиацию частоты Л F. На вход РИП 1 поступают колебани  пр моугольной формы с тактовой частотой fT (фиг.4а). На фиг.46,в и г показаны сигналы на выходах См.СЬ.Оз соответственно триггеров 12,13,14, вход щих в состав РИП 1. В результате логических операций, выполн емых логическими элементами, вход щими в состав РИП 1, на его выходах образуютс  три импульсных последовательности, положительные импульсы которых не перекры- вйютс  во времени. В маетности, на первом выходе РИП 1 образуетс  импульсна  последовательность с частотой fi Тт/2 : fT/4 (фиг.4д), на втором выходе образуетс  импульсна  последовательность с частотой f2

fr/22 fr/8 (фиг.4е), на третьем выходе образуетс  импульсна  последовательность с частотой fa -- fT - (М -t f2) 5fT/8. Сигнал о частотой ft с первого выхода РИП

поступаем на аналоговый вход первого двоичного умножител  2 емкостью М1 двоичных разр дов. С выхода переноса первого двоичною умножител  2 сигнал с частотой Fn fi/V поступает на вход счетчика 7

емкостью М2 двоичных разр дов, при этом И2 Mi или Мз МН. Счетчик 7 формирует код Ki, линейно измен ющийс  от 0 до 2 - 1, Код Кт поступает на цифровой вход первого двоичного умножител  2, При

формировании сигнала с линейно растущей частотой нп управл ющий вход первого двоичного умножител  2 подано напр жение Г и на его выходе образуетс  сигнал с частотой Fi Ki fi/2M2, линейно увеличивающийс  от 0 до tVfi/2M2. При формировании сигнала с линейно падающей частотой на управл ющий вход первого двоичного умножител  2 подаетс  напр жение О и на его выходе образуетс  сигнал с частотой FI

fi-Kix xfi/2 , линейно уменьшающейс  от fi до fi/2 . Средн   частота формируемого сигнала равна Ficp Fi(1-1/2 )/2.

С выхода первого двоичного умножител  2 сигнал поступает на аналоговый вход

второго двоичного умножител  3 емкостью

МЗ двоичных разр дов. Одновременно на

его цифровой вход с первого выхода преобразовател  кодов 8 поступает код

К2 0,1,2,...2 , определ ющий девиацию

частоты AF. В результате на выходе второго двоичного умножител  3 образуетс  сигнал с частотой F2 - К2 Fi/2M3. Девиаци  частоты этогосигнала равна (M/2 М2)/2МЗ,

ас р е д н    

р., -к, + - К2 f

- iv. 1/ fчастота 1

LL ( - .

0M3 4- 1 k 2м2

0

5

Измен   величину кода К2, можно регулировать девиацию частоты, однако при этом измен етс  средн   частота F2cp. что нежелательно . Дл  компенсации изменени  средней частоты F2Cp импульсна  последовательность с частотой f2 fi/2 с второго выхода РИП 1 подаетс  на аналоговый вход третьего двоичного умножител  4 емкостью Мз двоичных разр дов, на цифровой вход которого поступает код К2, определ ющий девиацию частоты, а на управл ющий вход подан сигнал О. При этом на выходе третьего двоичного умножител  4 образуетс  сигнал с частотой

F,lifi LV

h3 2 ( 2Ш

Сигналы с выходов второго и третьего двоичных умножителей 3,4 поступлю соотсетственно на первый и второй входы суммирующего логического элемента 10. Нэ его выходе образуетс  сигнал со следующей частотой

F4cp F2cp+F3cp T(1-) +

+Јо

К2ч

щ)

fln

у U

К2 л ,М2 МЗ

2М2+мз эначите,,ьно больше 1,

Поскольку

средн   частота практически посто нна и равна F4cp-fi/2.

Сигнал с выхода суммирующего логического элемента 10 поступает на вход делител  11с коэффициентом делени  N, сглаживающего неравномерность полученной импульсной последовательности. На выходе делител  11 образуетс  ЛЧМ-сигнал пр моугольной формы с частотой

F-fi/2- N+ AF/2 и девиацией частоты

UF - Средн   частота этого сигнала практически посто нна и равна FCp - fi/2 N. а период

равен Т

,M1 +M2

Дл  регулировани  средней частоты ЛЧМ-сигнала на второй вход преобразовател  9 кодов от какого-либо устоойства или переключател  подаетс  код средней частоты , который образуетс  в соответствующий код Кз. Этот код поступает на цифровой вход четвертого двоичного умножител  5 емкостью Мз двоичных разр дов, на управл ющий вход которого подан сигнал 1, На аналоговый вход четвертого ДБОИЧНОГО умножител  5 с третьего выхода РИП 1 поступает импульсна  последовательность с частотой (з. Частота сигнала на выходе четвертого двоичного умножител  5равна Fs Кз тз/2М4, где Кз - 0,1,2,...2М4-1. Этот сигнал поступает на третий вход суммирующего логического элемента 10, где он складываетс  с сигналами, поступающими с выходов второго и третьего двоичных умножителей 3,4. Полученный сигнал поступает на делитель 11, на выходе которого (фиг.4ж) образуетс  ЛЧМ-сигнал со средней частотой

Ffcp V2 N + .

Дл  регулировани  периода формируемого ЛЧМ-сигнала на третий вход преобразовател  9 кодов подаетс  код П, состо щий из Р двоичных разр дов, задающих грубое изменение периода, и 2 разр дов, задающих плавное изменение периода. Код Т| преобразуетс  в код К4 грубой регулировки периода и код КБ плавной регулировки периода . Код KU поступает на m последних установочных входов первого двоичного умножител  2 и на п первых установочных входов счетчика 7. С помощью этого кода

регулируетс  емкость первого двоичного умножител  2 путем последовательного отключени  его триггеров, начина  со старшего разр да, и емкость счетчика 7 путем последовательного отключени  его триггеров , начина  с младшего разр да. При этом должно соблюдатьс  условие (Mrmi)-(M2-ni)-0 либо (Mi-mi)-(M2-ni)- 1, где mi - 0,1,2,.... m - число отключенных

триггеров первого двоичного умножител  2; m - 0,1,2,..., п - число отключенных триггеров счетчика 7. Значение периода формируемого ЛЧМ-сигнала равно

20

Т

2М1 -ml 2м2 п|

Таким образом, измен   разр дность MI первого двоичного умножител  2 и М2 счетчика 7. грубо (с шагом, равным степени двойки) регулируют период формируемого ЛЧМ-сигнала. При формировании ЛЧМ-сигнала происходит ступенчатое увеличение частоты , величина ступенькиAf

А,ft рэвнаД -щ-г:-г а период ступеньки

ЛТ

)М2 - nl

Произведение

Д f Д Т Д В характеризует качество формировани  ЛЧМ-сигнала и называетс  базой скачка. Оно равно 1 либо 2 при любых значени х Mi, Мз и mi, щ, т. е. при регулировке периода качество формировани 

ЛЧМ-сигнала не ухудшаетс . Код К4, определ ющий значение периода, содержит m-t-n двоичных разр дов. Количество периодов равно rn+n. Соответствующий код П содержит Р (m+n)}+1 двоичных разр дов.

где ent -операци  выделени  целой части. Дл  плавной регулировки периода переключатель 8 устанавливают в положение В. Одновременно с кодом Кз, подаваемым на установочные входы первого двоичного умножител  2 и счетчика 7, с четвертого выхода преобразовател  9 кодов поступает код КБ на цифровой вход п того двоичного умножител  б емкостью 2 двоичных разр дов, на аналоговый вход которого поступает сигнал с выхода переноса первого двоичного умножител  2, На управл ющий вход п того двоичного умножител  6 поступает О. При этом на его выходе образуетс  сигнал, частота которого равна

,M1 -ml

- m . «Ml - ml

1

,M1 -ml

0-К5; м г)

Период ЛЧМ-сигнала на выходе формировател  равен

-MI-tTh

,/VM-Hit

«1

-K«

,M1-ml-1

гдеКз-О.и,.. - 1 - - ,

Дл  фиксированных mi и m, задава  значение Ks, можно плавно регулировать период Т. Если значение кода Ks - , то следует увеличить тн-гн на 1.

Таким образом, предлагаемое устройство позвол ет формировать t. периодические ЛЧМ-сйгналы с / независимо регулируемыми девиацией, средней частотой и периодом в широких пределах без ухудшени  качества формировани . При этом повышаетс  точность установки величины девиации и средней частоты ЛЧМ-сигнала .

Claims (3)

1. Формула изобретени  1 .Формирователь линейно-чзстотно- модулированных сигналов, содержащий первый двоичный умножитель, счетчик и делитель частоты, при этом вход счетчика подключен к выходу сигнала переноса первого двоичного умножител , цифровой вход которого подключен к выходу счетчика, отличающийс  тем. что, с целью повышени  точности установки величины девиации частоты и обеспечени  ее регулировани  независимо от других параметров линейно-частотно-модулированных сигналов , введен распределитель импульсных последовательностей , второй и третий двоичные умножители, преобразователь кодов и суммирующий логический элемент, при этом аналоговые входы первого и второго двоичных умножителей подключены соответственно к первому и второму выходам распределител  импульсных последовательностей , выход первого двоичного умножител  соединен с аналоговым входом второго умножител , выход которого подсоединен к одному из входов суммирующего логического элемента, другой выход которого подключен к выходу третьего двоичного умножител , выход суммирующего логического элемента соединен с входом делител  частоты, кодовые управл ющие входы второго и третьего двоичных умножителей под- ключены к выходу кодового сигнала установки девиации частоты преобразовател  кодов, кодовые входы которого  вл ютс  управл ющими кодовыми входами

   формировател  линейно-частотно-модулированных сигналов, а вход распределител  импульсных последовательностей и выход делител  частоты  вл ютс  соответственно входом и выходом формировател  линейночастотно-модулированных сигналов.
2. 2.Формирователь по п.1, отличающийс  тем, что, с целью повышени  точности установки средней частоты и обеспечени  ее регулировани  независимо от других

   параметров выходных сигналов, введен четвертый двоичный умножитель, выход которого подключен к одному из входов суммирующего логического элемента, при этом третий выход распределител  импульсных последовательностей соединен с аналоговым входом четвертого двоичного умножител , цифровой кодовый вход которого подключен к выходу кодового сигнала установки средней частоты выходных сигналов .
3. 3.Формирователь по пп, 1 и 2, о т л и ч а- ю щ и и с   тем, что, с целью расширени  диапазона регулировани  периода линейно-частотно-модулированных сигналов,

   введен п тый двоичный умножитель, а выход сигнала переноса первого двоичного умножител  соединен с входом счетчика через введенный переключатель, при этом аналоговый вход п того двоичного умножител  подключен к выходу сигнала переноса первого двоичного умножител , выход п того двоичного умножител  подсоединен к другому входу переключател , установочные кодовые входы первого двоичного умножител  и счетчика подключены к кодовому выходу сигнала грубой установки периода преобразовател  кодов, кодовый выход сигнала плавного регулировани  периода выходных сигналов подсоединен к

   цифровому кодовому входу п того двоичного умножител .

   Г,

   h

   r3

   - Установочные Uxoltt/

   n

   Bb tcdti MZ cbi/t-3.

   JШnШШЛЛJlЛJШLfШЛЛJUШl

   5

   п

   л

    

   п

   ж

   JTJTJTJIHJJL

   Фиг. 4

   п

   , 5;Ь

   8fW

   WifcQM