SU1379918A1 - Устройство дл управлени регул тором напр жени - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано три управлении регул торами напр жени . Цель изобретени  - повыиение точности регулировани  выходного напр жени . Устройство содержит п блоков 5.1 - 5.П управлени , к кото- РЬ1М подключены аналого-цифровой преобразователь 6 и задающий генера- тор 7. Блоки управлени  включают задатчик 8 управлени , компаратор 9, блокирукичий узел 10, цифровой модул тор 14 длительности импульсов. За счет введени  в блоки 5.1-5.П управлени  преобразователей кодов М и I2 и использовани  делител  15 частоты из спектра выходного напр жени  исключены массивы комбинационных гармоник , так как частота импульсной составл ющей непрерывно измен етс . 6 ил. (Л

Description

5/Sw- 4

Ни

о

J.f

f

JShff

0

САЭ СО СО

1 X

ПГ

ь

Л 

Изобретение относитс  к электротехнике , в частности к преобразовательной технике (регулированим и стабилизации посто нных и переменнъгх напр жений)о

Цель изобретени  - повьпчение точности регулировани  выходного напр жени .

На фиг,1 приведена структурна  схема устройства дл  управлени  регул тором напр жени ; на фиг.2 - временные диагра п-а- работы узлов устройства дл  управлени  регул тором напр жени ; на фиг.З - схемы задатчика управлени , цифрового KONmapaTOpa и блокирующего узла; на фиг.4 - принципиальна  схема преобразовател  кодов и счетчика с переменным коэффициентом счета; на фиг.З - преобразова- тель кодов и модул тор длительности импульсов; на фиг.6 - график функциональной св зи среднего напр жени  за период с длительностью импульсов и частотой их следовани  на каждое из- менение состо ни  в шести разр дах аналого-цифрового преобразовател  {АЦП), начина  с младглих.

Устройство дл  управлени  регул тором напр же 1и  {фиг.1) содержит п параллельно включенных инверторных  чеек на полностью управл емых ключах l-n, выходы которых соединены с первичными обмотками высокочастотных трансформаторов 2.1-2.П, вторичные обмотки которых подключены к п после- дoвaтeJП5Ho соединенным вштр мительным мостам 3..n, подключенным к нагрузке 4, п блоков 5,1-5.п управлени , АЩ1 и задающий генератор 7, каж- дый блок управлени  содержит задат- чик 8 управлени , соед шенный с входом цифрового ко таратора 9, вход которого соединен с одним из входов блокирующего узла 10, другой вход которого соединен с информационным входом цифрового компаратора и с выходом АЦП 6, а выход блокирующего узла соединен с объединенными входами преобразователей 11 и 12 кодов, причем иыход первого преобразовател  11 кода подключен к информационным входам счетчика I3 с переменным коэффициентом счета, а выход второго преобразовател  12 кода - к выходам управле- ни  длительностью импульсов цифрового модул тора 14 длительности импульсов причем другой вход счетчика 13 с переменным коэффициентом счета подключен к выходу задающего генератора 7, вход управлени  частотой следовани  импульсов модул тора длительности соединен с выходом счетчика с переменным коэффициентом счета, тактирующий вход - с выходом делител  15 частоты а выход цифрового модул тора длительности импульсов соединен с входами узлов 16 и 17 разделени  и усилени , выходы которых предназначены дл  подключени  к управл ющим входам ключей I инверторных  чеек 1 - п.

Преобразователи кодов, служащие дл  преобразовани  поступающего двоично-дес тичного кода в двоично-дес тичный код по заданным программам, выполн ютс , как правило, на запоми- нающ-ix устройствах и элементах запоминающих устройств, например на микросхемах К573РР, К558РР и т.д.

Задатчик управлени  Может быть выполнен на простейгчих элементах логики И, ИЛИ, НЕ или на основе программных переключателей типа ПП-10.

На фиг.2 прин ты следующие обозначени : 18 - входной управл ющий сигнал; 19-21 - пороговые напр жени , соответствующие заданным значени м задатчиков управлени ; 22 и 23 - диаграммы выходных напр жений соответственно со счетчиков с переменным коэффициентом счета первого и второго каналов управлени ; 24 и 25 -диаграммы напр жений с выхода цифровых модул торов длительности первого и второго каналов управлени  соответственно; 26 и 27 - диаграммы напр жений неуправл емого блока разв -зки и усилени  первого канала; 28 - диаграмма напр жений на обмотках выходных трансформаторов неуправл емых блоков разв зки и усилени ; 29 - диаграмма напр жений на обмотках трансформаторов управл емых блоков разв зки и усилени ; 30 - диаграмма напр жени  на первичной обмотке высокочастотного трансформатора первого инвертора; 31 - диаграмма напр жени  на выходе выпр мительного моста первого канала; 32 - 34 - диаграммы напр жений на нагрузке при работе соответственно первого, второго и третьего каналов преобразовател  на примере линейно нарастающего входного сигнала 18; 34а - среднее значение мгновенного напр жени  на нагрузке.

Задатчик 35 управлени  (фиг.З) представлен упрощенным вариантом

дл  первой зоны регулировани , когда выходы задатчика имитирутот уровень логического О. Два логических элемента ИСКЛЮЧА)1ЦЕЕ Ш1И 36, одни из входов которых соединены с выходом А1Ц1 6, а другие - с выходом задатчика , выходы подключены к входам логического элемента ИЛИ 37, представл ют собой один из вариантов цифрового компаратора 38, выход которого соединен с одним из входов логических элементов ИЛИ, образующих блокирующий узел 39, другие входы которого соединены с соответствующими выходами А1Щ 6.

Преобразователь кодов (фиг.4), выполненный, например, на двух элементах 40 и 41 посто нно запоминающих устройств (), подключен шестью адресными входами к выходам блокирующего узла 39, выходы младиих шести разр дов ПЗУ соединены с информационными входами счетчиков 42 и 43, выходы которых в составе младших шести разр дов подключены к элементу И-НЕ 44, выход которого соединен с одним из входов триггера 45 и элемента И- НЕ 46, другой вход которого подсоединен к выходу задающего генератора 7, к которому подключен счетный вход счетчика 42, выход перевыполнени  которого соединен со счетным входом счетчика 43, входы записи счетчиков 42-и 43 соединены с инверсным вько- дом триггера 45, на вычитаюпше входы счетчиков 42 и 43 и входы сброса поданы уровни напр жений логической 1 и логического О соответственно.

На фиг.5 представлен вариант пре- образовател  кодов, выполненный на элементах ПЗУ 47 и 48, подключенный входными шестью адресными входами к вьшодам блокирующего узла 39, выходы преобразовател  в составе шести млад- ших разр дов соединены с информационными входами счетчиков 49 и 50, выходы которых в составе тех же мести разр дов подключены к элементу ИЛИ- НЕ 51, выход которого св зан с одним из входов триггера 52, другой вход которого подключен к выходу элемента 44, одному из входов ИСЮ)ЧАЮ1ЧЕЕ Ш1И 53, входам записи счетчиков 49 и 50, а выход триггера 52 подключен к входам сброса счетчиков 49 и 50 и одному из входов элемента ИСКЛЮЧАЛХЦЕЕ ИЛИ, другой вход которого св зан с выходом элемента 44, делитель 8 частоты

(фиг.О подключен к вычитающему вход счетчика 49, выход сигнала переноса которого св зан с вычитающим входом счетчика 50.

На фиг.6 показан в виде графиков один из примеров линейной св зи среднего значени  выходного напр жени  ( ) регул тора напр жени  и п-по- р дкового номера -изменени  щестираз- р дного кода А1Щ при возрастании входного сигнала от нул  с соответствующим изменением длительности вы- ходн12рс импульсов и частоты их следовани  (ty ,f } ,

Работу устройства дл  управлени  регул тором напр жени  (фиг.1) рассмотрим на примере, когда на информационный вход блоков управлени  поступает с А1Ц1 пр мой код.

При включении питающего напр жени и отсутствии управл ющего напр жени  и,, (напр жение 18, фиг.2) задаюрщй генератор 7 формирует импульсы заданной частоты. На выходе А1Щ 6 действует п-разр дный двоичный код, соответствующий нулевому уровню и. Этот код поступает на информационные входы IJ фpoвoгo компаратора 9 и блокирующего узла 10. Задатчик 8 управлени  задает двоично-дес тичным кодом верхнюю границу зоны, отведенной дл  каждого канала управлени , причем границы зон (в кодах) определ ютс  количеством зон и их разбиением. На выходе цифрового компаратора код, соответствующей низкому уровню напр жени , сохран етс  до момента достижени  входным сигналом границы зоны работы первого канала управлени  и далее остаетс  на высоком уровне. Такой алгоритм работы позвол ет пропускать на выход блокирующего узла т-разр дный измен ющийс  код в соответствии с входным сигналом (в пределах зоны), поступающий от А1Щ. В случае выхода из границы зоны на выходе цифрового компаратора 9 и соответственно на выходе блокирующего узла 10 устанавливаетс  неизменный код в виде высокого напр жени  в используемых разр дах. При нулевом управл ющем снгнале на выходе блокирующего узла 10 устанавливаютс  коды, проход щие без изменени  через преобразователи II и 12 кодов,задающие начальную частоту работы счетчика I3 с переменньм коэффициентом счета и вызывакщие по вление на его выходе

последовательности очень малых по длительности импульсов 23. Импульсы 23 проход т через модул тор 1А длительности практически без изменений и преобразуютс  в блоке 16 разв зки и усилени  в парафа ные напр жени  26 и 27, при этом на выходном трансформаторе блока 16 действует разнопо- л рное напр жение 28,  вл ющеес  управл ющим дл  ключей анодной группы инверторной  чейки 1. Аналогично и в блоке 17 разв зки и усилени  напр жение 24 преобразуетс  в разно- пол рное напр жение 29, поступающее на управл ющие входы ключей катодной группы инверторной  чейки 1. Положительные полуволны напр жений 28 и 29 соответствуют замкнутому состо - Him первых ключей, а отрицательные - вторых.

Аналогит-пю и дл   чеек других инверторов. В режиме U О фазы напр жений 28 и 29 совпадают, так как t у   0. Выходное напр жение инвер-  чеек, также как и напр жение зыпр мительньпх мостов всех каналов, равно нулю, напр жение на выходе регул тора отсутствует.

.

При возрастании входного управл ющего сигнала 18 (фиг.2) выше нул  (интервал времени О t t, ) вступает в работу первый канал управлени  На выходах блокирующего узла 10 изме н ющийс  код соответствует кодам с АЦП, он же поступает на преобразователи 11 и 12 кодов. Каждому входному коду, поступающему на преобразовател кодов, ему противопоставл етс  на вы ходе запрограммированный в ПЗУ код. Преобразователь 11 кода нагружен на входы счетчика 13 с переменным коэффициентом счета, а преобразователь 12 кода - на вход1.1 цифрового модул - тора 14 длительности. В результате п заданной программе мен етс  частота следовани  импульсов и их длительность . Это позвол ет повысить точность преобразовани  напр жени , обеспечить неизменным коэффициент . передачи регул тора и, как следствие получить линейную регулировочную характеристику преобразовател .

Использу  частотно-широтно-импуль модул цию при преобразовании входного сигнала дл  сохранени  информационных свойств такого преобразовател , можно использовать св зь

переменных параметров со средним значением за период

ср .

ср

где и - амплитуда напр жени  пр моугольных импульсов;

5

0

Q j

0

5

f - длительность импульса и частота следовани  соответственно .

При наличии двух переменных величин (t и f) линейное преобразование входного сигнала можно обеспечить при условии, что произведение этих двух параметров (t (j и f) измен етс  также по линейному закону (в частности , при линейном изменении t и f среднее значение напр жени  измен етс  в функции, приближающейс , к квадратичной ). Таким образом, необходимо, чтобы частота следовани  импульсов и их длительность измен лись по вполне определенноьгу закону (фиг.6). Задачу коррекции кодов А1Щ по требуемому закону обеспечивают преобразователи 11 и 12 кодов.

Следовательно, измен ющиес  коды на входах счетчика 13 с переменным счетом, поступающие с преобразовател  II кодов, формируют выходные сигналы счетчика с заданной частотой, которые, в свою очередь, поступают на вход модул тора 14 длительности. На информационных входах модул тора длительности с преобразовател  12 кодвв действуют коды, формирующиес  в модул торе длительности импульса по заданному закону. Это приводит к изменению фазы напр жени  29 nponopii i- онально длительности импульсов 24. Напр жени  28 и 29 определ ют соот- ветствующие циклы замыкани  ключей анодной и катодной групп  чейки.

В результате на первичной обмотке высокочастотного трансформатора первого канала действует напр жение 30, а на выходе выпр мительного моста 3. 1 - импульсна  последовательность 31, относительна  длительность и частота следовани  импульсов которой пропорциональны управл ющему входному сигналу. В момент времени, близкий к t,, скважность импульсов стремитс  к 1, а среднее значение напр жени  на выходе выпр мительного моста 3.1 приближаетс  к своему максимальному уровню.

713

В момент времени t, на выходе цифрового компаратора первого канала управлени  устанавливаетс  код, со- ответствуюиий высокому уровню напр жени , который, действу  на блокирующий узел, поддерживает на выходе неизменный код, хот  входной сигнал и код А1Ц1 продол5кают возрастать. Цифровой модул тор 14 /цтительности и

счетчик 13 с переменным коэффициентом счета фиксируют частоту и длитель- ность и тульсов, а скважность импульсов становитс  равной 1. Выходное напр жение преобразовател  представлено эпюрой 32.

С момента времени t t, вступает в работу второй канал блока управлени . Его выходное напр жение представлено эпюрой 25, а выходное напр жение выпр мительного моста 3.2 - эпюрой 33. С последующим ростом входного управл ющего сигнала вступают в действие все каналы, вплоть до п-го.

логического О в седьмом и восьмом разр дах (а. О, Яд О) (фиг.З). В отсутствие сигнала на входах элементов ИСЮПОЧАКХЦЕЕ ИЛИ 36 действуют выходные потенциалы на .уровне логического О и подаютс  на входы элемента ИЛИ 37. Логический О с цифрового компаратора 38 и уровень логического О по разр дам (а, а ) с выхода АЩ прикладываютс  к входам элемента ИЛИ узла 39, обеспечива  на выходах блокирующего узла уровень логического О во всех разJ5 р дах (а, - а).

С увеличением управл ющего сигнала и,, код с А1Щ начинает возрастать, в то же врем  с выхода цифрового компаратора 38 разрегаающий уровень логического О, действующий на входа элемента блокирующего узла 39, не измен етс  и позвол ет протгодить на выход элемента узла 39 измен ющемус 

тому циклу. На выходе регул тора действует напр жение, равное сумме напр жени  32 первого канала, напр жени  33 второго и т.д., при произвольно нарастающем входном напр жении Uu. 30 Среднее значение этого напр жени  Зца по форме повтор ет напр жение управлени  и

Г

35

40

каждый из которых работает по замкну-25 коду с А1Щ, п дальнейгаем;действующему

через преобразователи 11 и 12 кодов (фиг.1) на входах счетчика с переменным коэффициентом счета и модул тора длительности импульсов.

В момент достижени  управл ющего сигнала 63-го урЪвн  А1Щ формируют коды (00111I11)и все шесть разр дов блокирующего узла повтор ют уровень логической 1 (П11П). В этот момент времени изменени  частоты следовани  импульсов и их длительности обеспечивают скважность, равную 1. Сохранение выходных параметров перво го канала управлени  в- случае дальнейшего увеличени  управл ющего сигнала обеспечиваетс  начина  с 64-го уровн , когда в седьмом разр де АЦП, а позднее в восьмом разр де по вл етс  уровень логической I. На одном из вьгходов логических элементов 36 посто нно присутствует уровень логической 1, поэтому на выходе элемента ИЛИ 37 также устанавливаетс  уровень логической 1, блокирующей входы элемента узла 39. На выходе блокирующего узла во всех разр дах остаетс  уровень логической I до тех пор, пока сигнал управлени  не изменитс  ниже граничного уровн , прин того дл  первого канала управлени .

Счетчик 13 с переменным коэффици - ентом счета и преобразователь 11 кодов (фиг.О представлены принципиРассмотрим работу задатчика 8 управлени , цифрового компаратора 9, блокирующего узла 10, А1Щ 6,на примере работы первого канала управлени , например восьмиразр дного А1Щ и четырех каналов управлени . При использовании такого АЦП, отражающего входной сигнал в дво1 чно-дес тичном коде в виде 256 уровней, каждый канал управлени  работает в зоне отведенных ему 64 уровней и соответствующих им кодов АЦП. Первый канал управлени  и последующие отрабатывают с помощью кодов уровни 63-127 (01 11 1 I 1П; 127-191 (10111 1 11); 191- 255 (11111111).

Сущность работы задатчика 35 1шф- рового компаратора 38 и блокирующего узла 39 (фиг..З) заключаетс  д том, что с вьгходов блокирующего узла снимают измен ющийс  код АЦП до момента достижени  управл ющим сигналом Ua (фиг.2) границы работы канала управлени , в данном случае 63-го уровн . Этот уровень определ етс  уровнем

45

50

55

35

40

45

50

55

913799

альной схемой (фиг.4) и работают сле- ДУЮ11ШМ образом.

Предположим, что на информационных входах счетчиков 42 и 43 логический , О. Логическа  1 с элемента 44 обуславливает логическую 1 на выходе Q триггера 45 и, сл едовательно, на входе С счетчиков 42 и A3, При

поступлении на счетный вход счетчика

42импульсов с выхода задающего генератора на выходах счетчиков 42 и

43по вл етс  пестиразр дный нарастающий двоичный код. При поступлении 63-го импульса на вход счетчика на выходах его шести разр дов устанавливаетс  уровень логической 1, а на выходе элемента 44 и соответственно

па входе S триггера 45 - перепад с

11,11 Ип

1 в О. В то же врем  на входе R триггера 45 устанавливаетс  логическа  1. Триггер 45 опрокидываетс  и па его выходе О устанавливаетс  нулевой уровень. Он ке прикладываетс  к входам С счетчиков 42 и 43. Счетчи производит запись сигналов, действу- югдах на информационных входах (с выходов ПЗУ на элементах 40 и 41). На вход + счетчика действует 64-й импульс с задающего генератора, а ло гичес ка  1 - с элемента 44 - на лход Я триггера 45, Одновременное воздействие логической 1 на входах элемента 46 приводит к по влению логического 0(но врем  действи  64-го импульса) на входе R триггера 45. Триггер опрокидываетс  с логического О в 1 и свое состо ние не изменит до последук1Г1его изменени  потенциала по входу S, которое про

изойдет вновь в случав установлени  на выходе, счетчиков логической

Г

в пести разр дах. Таким образом, счетчик с переменным коэффициентом счета выдел ет из последовательности импульсов задающего генератора только те, которые привод т к переполнению шести разр дов счетчиков 42 и 43, а начало счета определ етс  от установочного двоично-дес тичного кода с элементов 40 и 41 преобразовател  кодов. Элементы 40 и 41 вьшолн ют функцию преобразовани  кодов, посту- паюпщх с АЦП дл  обеспечени  определенной функции преобразовани  Ug

f(f).

Цифровой модул тор 14 длительности импульсов и преобразователь 12 кодов (по фиг.1) представлены в виде прин8I О

ципиал1,ной схемы (фих .З) и таботают след тощим образом.

Преобразователь кодов, выполненный на элементах 47 и 48, противопоставл ет входным кодам с ЛИЛ коды по определенной программе, которые действуют на информационные входы счетчиков 49 и 50.

После прихода со счетчика с переменным коэффипиентом счета импульса в виде перепада напр жени  с логичес

кой

0

5 д

5

0

5

0

5

в логический

О триггер 52 устанавливаетс  в нулевое состо ние (Р, о, S 1), тем самым снимаетс  сигнал сброса счетчиков 49 и 50 и производитс  запись данных по информационным входам счетчиков.

Импульсами с делител  частоты, действую1 Ц1ми на вычитаю1чий вход счетчика 49, измен ютс  выходные коды счетчиков 49 и 50 в сторону их уменьшени  от записанного. Последующий сигнал после обнулени  шести разр дов счетчигса приводит к по влению во всех разр дах логической 1 и на выходе элемента 51 действует уровень логического О, а на входе И элемента 52 - логическа  1. Происходит опрокидывание триггера 52 и на его выходе по вл етс  логическа  1,  вл юща с  сбросовым сигналом счетчиков. Состо ние триггера 52 изменитс  в момент по влени  сигнала с элемента 44. Выходной сигнал формируетс  элементом 53. С момента рассмотрени  на обоих входах элемента ИСКЛЮЧАЮ1ЧЕЕ Ш1И 53 изменение уровней напр жений с логической 1 в О не изменит нулевого состо ни  на выходе элемента 53. В момент окончани  импульса со счетчика с переменным коэффшщентом счета (выход элемента 44) действует уровень логической 1, а с выхода триггера 52 - логический О. На выходе элемента 53 формируетс  сигнал (перепад с О в 1), продолжающийс  до момента опрокидывани  триггера 52. Длительность выходного импульса определ етс  количеством импульсов с делител  частоты, действующих на вычитающих входах счетчиков 49 и 50 практически до момента их обнулени .

Дл  снижени  динамических потерь в ключах инверторных  чеек Необходимо информационные входы цифрового компаратора и блокирующего узла каждого канала блока управлени  соединить

n13

с выходами обратного кода А1Ц1, При этом регулиропание осуществл етс  одновременным увеличением частоты следовани  импульсов и длительности пауз (при снижении i). Поскольку на низких уровн х выходного напр жени  снижаетс  и моиность, увеличение частоты сопровождаетс  ростом динамических потерь. Кроме того, 1 уменыча- етс  до уровн , при котором выходное напр жение измен етс  в пределах одной зоны, повьпиение частоты при снижении Uu приводит к повьачению точности регулировани  за счет роста ко- личества информационных точек.

Если управл югщй сигнал измен етс  по гармоническому закону, то и на выходе преобразовател  будет действовать пульсирующее напр жение той же частоты.

Таким образом, предлагаемое устрой ство дл  управлени  регул тором напр жени  позвол ет исключить из спектра выходного напр жени  массивы ком- бинадионных гармоник, так как частота импульсной составл ющей непрерьшно измен етс . Это значительно облегчает фильтрацию выходного напр жени  простыми LC-фильтрами и позвол ет созда- вать замкнутые системы регулировани  с требуемыми коэффициентами усилени . Кроме того, значительно (в 10-40 раз по отдельным гармоникам) снижаютс  амплитуды, ближайиие к основной гармонике .

Claims (1)

1. Формула изобретени 

   Устройство дл  управлени  регул тором напр жени , состо щим из n параллельно включенных инверторных  чеек на полностью управл емых ключевых элементах, выходы каждой из которых через соответствующий высокочастотный трансформатор подключен к входу соответствующего выпр мител , при этом выходы всех n выпр мителей соединены

   8

   12

   JQ

   0

   5 Q

   5

   0

   последовательно, содержащее задающий генератор, аналого-цифровой преобразователь и n блоков управлени , каждый из которых содержит задатчик управлени , цифровой компаратор, который своим управл юпщм входом подключен к задатчику управлени , а выходом - к измерительному входу блокирующего узла, информационный вход объединен с информационньм входом цифрового компаратора и подключен к выходу общего дл  всех блоков управлени  аналого-цифрового преобразовател , цифровой модул тор длительности импульсов - с входом зтравлени  длительностью импульсов,( тактовым входом и входом управлени  частотой следовани  импульсов, который подключен к выходу счетчика с переменным коэффициентом счета, счетный вход которого прдключен к общему дл  всех каналов выходу задающего генератора, выход цифрового модул тора длительности подключен к входам двух противофазных узлов разделени  и усилени , выходы которых предназначены дл  подключени  к управл ющим входам ключевых элементов, отличающеес  тем, что, с целью повыиени  точности регулир овани  выходного напр жени , в него введены делитель частоты и в каждый блок управлени  - по два преобразовател  кодов, вход делител  частоты подключен к выходу задающего генератора, его выход подключен к тактовым входам цифровых модул торов длительности импульсов каждого блока управлени , входы преобразователей кодов объединены и подключены к выходу блокирующего узла , причем выходы первого преобразовател  кодов подключены к информационным входам счетчика с переменным коэффициентом счета, а выходы второго преобразовател  кодов - к входу управлени  длительностью импульсов цифрового модул тора длительности импульсов.

   I I II Illllllllllllllllllllllllll

   ll I I I IIIIIHIIUIIII

   Я 0 OlllllillllllllirTll

   ll fl П ПII Hill III III

   плпплп

   ПАППП

   ffcruinjuwinnr -L njTjmnjijtftfbimFb

   Т

   JL

   IT

   дшишг ги

   П П I I i ll i 1 I I I II I t i 11 I 11

   19

   го

   21

   J

   г

   т

   25

   лпплл

   шиитг

   innr tfbimFb

   29

   30

   Фиъ.2

   Г зодающпо генератооо 7

   С делител  «  таг/и/ /У

   Фиг. 6