SU1686702A1

SU1686702A1 - Device to generate the balance in a random magnitude

Info

Publication number: SU1686702A1
Application number: SU894759135A
Authority: SU
Inventors: Иван Илларионович Сныткин; Вячеслав Иванович Петренко; Александр Михайлович Еремин
Original assignee: Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date: 1989-11-15
Filing date: 1989-11-15
Publication date: 1991-10-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в устройствах дл формировани сигнально- кодовых конструкций в конечных пол х. Цель изобретени - расширение функциональных возможностей за счет обеспечени формировани индексов мультипликативных групп полей Галуа GF(P). Устройство содержит блок умножени 1, блоки сравнени 2,3, вычитатель 4, регистры 5,6, счетчик 7, группы 8 и 9 элементов ИЛИ, группу 10 элементов И, элементы ИЛИ 11-13, формирователи импульсов 14,15, элемент задержки 16, вход Начало вычислений 17, вход модул 18, входы 19 записи первообразного элемента пол , входы 20 элемента пол , выход Конец вычислений 21, выходы индекса 22. Если 0-первообразный элемент пол GF(P), то дл любого элемента a GF(P) существует единственное целое число GF (Р) такое, что а в г , которое и называетс индексом элемента а по основанию в. 1 ил. чThe invention relates to computing and can be used in devices for generating signal-code structures in finite fields. The purpose of the invention is to expand the functionality by ensuring the formation of indices of multiplicative groups of Galois fields GF (P). The device contains multiplier 1, comparison blocks 2.3, subtractor 4, registers 5.6, counter 7, groups 8 and 9 elements OR, group 10 elements AND, elements OR 11-13, pulse drivers 14.15, delay element 16 , input Start of calculations 17, input of module 18, inputs 19 of the recording of the primitive field element, inputs 20 of the field element, output End of calculations 21, outputs of the index 22. If a 0-primitive element of the field GF (P), then for any element a GF (P ) there is a single integer GF (P) such that a in r, which is called the index of the element a in base c. 1 il. h

Description

Изобретение относится к вычислительной технике и может быть использовано в устройствах для формирования сигнальнокодовых конструкций в конечных полях.The invention relates to computer technology and can be used in devices for forming signal-code structures in the final fields.

Цель изобретения - расширение функциональных возможностей за счет обеспечения формирования индексов элементов мультипликативных групп полей Галуа GF(P).The purpose of the invention is the expansion of functionality by providing the formation of indices of elements of multiplicative groups of Galois fields GF (P).

На чертеже приведена схема устройства.The drawing shows a diagram of the device.

Устройство содержит блок 1 умножения, блоки 2 и 3 сравнения, вычитатель 4, регистры 5 и 6, счетчик 7, группы 8 и 9 элементов ИЛИ, группу 10элементов И, элементы ИЛИ 11-13, формирователи 14 и 15 импульсов, элемент 16 задержки, вход Начало вычислений 1.7, входы 18 разрядов модуля, входы 19 записи первообразного элемента поля, входы 20 элемента поля, вы ход Конец вычислений 21, выходы 22 индекса.The device comprises a multiplication unit 1, comparison blocks 2 and 3, a subtractor 4, registers 5 and 6, a counter 7, a group of 8 and 9 OR elements, a group of 10 AND elements, OR elements 11-13, pulse shapers 14 and 15, a delay element 16, input Start of calculations 1.7, inputs of 18 bits of the module, inputs 19 of the record of the primitive element of the field, inputs of 20 elements of the field, output End of calculations 21, outputs 22 of the index.

Устройство работает следующим образом.The device operates as follows.

Если ^-первообразный элемент поля GF(P), то для любого элемента atGF(P) существует единственное целое число rtGF(P) такое, что а = Θ ^т , которое и называется индексом элемента а по основанию Θ.If is an--principal element of the field GF (P), then for any element atGF (P) there is a unique integer rtGF (P) such that a = Θ ^m , which is called the base element а of the element a.

В исходном состоянии все регистры обнулены (не показано). Импульс Начало вычислений поступает на вход 17 и обнуляет счетчик 7 и осуществляет запись единицы в регистр множимого блока 1 умножения.In the initial state, all registers are reset (not shown). Impulse The beginning of the calculations goes to input 17 and resets the counter 7 and writes the unit to the register of the multiplicative block 1 of the multiplication.

Модуль, по которому осуществляется формирование остатков, задается параллельным двоичным кодом, подаваемым на вход 18. Импульс Начало вычислений, пройдя через элемент 16 задержки, через элемент ИЛИ 13 запускает блок 1 умножения. В регистр множителя блока 1 умножения по входу 19 записывается первообразный элемент поля. После перемножения импульс конца умножения подсчитывается счетчиком 7 и, пройдя через элемент ИЛИ 12, поступает на вход разрешения сравнения блока 2 сравнения. Код произведения проходит через группу 8 элементов ИЛИ на информационный вход блока 2 сравнения, на другой информационный вход которого с входа 18 поступает код модуля. В результате сравнения могут возникнуть следующие ситуации.The module by which residuals are generated is defined by a parallel binary code supplied to input 18. Pulse The beginning of the calculations, passing through the delay element 16, through the OR element 13 starts the multiplication block 1. In the multiplier register of the multiplication block 1 at input 19, the primitive field element is written. After multiplication, the pulse of the end of the multiplication is counted by the counter 7 and, passing through the element OR 12, is fed to the input of the resolution of the comparison unit 2 comparison. The product code passes through a group of 8 OR elements to the information input of the comparison unit 2, to the other information input of which the module code is received from input 18. As a result of the comparison, the following situations may arise.

Произведение по своему значению меньше модуля. В этом случае блок 2 сравнения выдает импульс по выходу Меньше, который поступает на вход элемента ИЛИ 11 и на вход разрешения записи регистрам, На информационный вход регистра 5 в этот момент подается код произведения с выходов группы 8 элементов ИЛИ. В результате код произведения оказывается записанным в регистре 5.The product in its value is less than the modulus. In this case, the comparison unit 2 gives an impulse to the Less output, which goes to the input of the OR element 11 and to the write enable input to the registers. At this moment, the product code from the outputs of group 8 of the OR elements is fed to the information input of register 5. As a result, the product code appears in register 5.

Если произведение по своему значению численно равно модулю, блок 2 сравнения выдает импульс по выходу Равно, который обнуляет регистр 5 и через элемент ИЛИ 11 поступает на разрешающий вход блока 3 сравнения.If the product in its value is numerically equal to the module, the comparison unit 2 gives an output pulse equal to, which resets the register 5 and through the element OR 11 enters the enable input of the comparison unit 3.

Если произведение по своему значению больше модуля, блок 2 сравнения выдает импульс по выходу Больше, который поступает на вход формирователя 14 импульсов и на вход разрешения вычитателя 4. На вход вычитаемого вычитателя 4 поступает значение модуля с входа 18 устройства, а на вход уменьшаемого - значение произведения через группу 9 элементов ИЛИ. Значение разности с выхода вычитателя 4 под воздействием импульса, сформированного, формирователем 14 импульсов, по фронту входного импульса записывается в регистр 6.If the product in its value is larger than the module, the comparison unit 2 gives a pulse for the output of More, which is fed to the input of the shaper 14 pulses and to the input of the resolution of the subtractor 4. The input of the subtracted subtractor 4 receives the value of the module from the input 18 of the device, and the input of the subtracted 4 works through a group of 9 elements OR. The value of the difference from the output of the subtractor 4 under the influence of a pulse generated by the pulse shaper 14 is written to the register 6 along the front of the input pulse.

По срезу импульса, сформированного формирователем 14 импульсов, формирователь 15 импульсов сформирует импульс, который открывает группу 10 элементов И и поступает через элемент ИЛИ 12 на вход разрешения блока 2 сравнения. Код числа, записанного в регистр 6, через группу 10 элементов И и группу 8 элементов ИЛИ поступает на вход блока 2 сравнения, на другой вход которого поступает с входа 18 код модуля. Под действием импульса с выхода элемента ИЛИ 12 блок 2 сравнивает коды чисел, поступающие на его входы. В результате сравнения вновь могут возникнуть описанные выше три ситуации. Процесс вычисления остатка по модулю от произведения будет продолжаться до тех пор, пока полученное в результате вычитания число окажется меньше или равно величине модуля. В результате с выхода регистра 5 остаток от произведения по модулю поступает на вход блока 3 сравнения, а импульс конца формирования остатка поступает на разрешающий вход блока 3 сравнения, разрешая сравнение остатка от произведения по модулю и элемента поля, подаваемого на вход 20 устройства, Если остаток от произведения не равен элементу поля, то с выхода Не равно блока 3 сравнения импульс поступает на вход элемента ИЛИ 13 и с его выхода на запускающий вход блока 1 умножения. Процесс формирования повторяется сначала, а количество перемножений подсчитывается счетчиком 7.By cutting the pulse generated by the pulse shaper 14, the pulse shaper 15 will generate a pulse that opens a group of 10 AND elements and enters through the OR element 12 to the resolution input of the comparison unit 2. The code of the number recorded in register 6, through the group of 10 AND elements and the group of 8 OR elements, is input to the comparison unit 2, the other input of which is the module code from input 18. Under the influence of a pulse from the output of the element OR 12, block 2 compares the codes of numbers received at its inputs. As a result of the comparison, the above three situations may again arise. The process of calculating the remainder modulo the product will continue until the number obtained as a result of the subtraction is less than or equal to the value of the modulus. As a result, from the output of register 5, the remainder of the product modulo goes to the input of the comparison unit 3, and the pulse of the end of the formation of the remainder goes to the enable input of the comparator 3, allowing comparison of the remainder of the product modulo and the field element supplied to the input 20 of the device, If the remainder from the product is not equal to the field element, then the output Not equal to block 3 of the comparison pulse is fed to the input of the element OR 13 and from its output to the triggering input of the block 1 multiplication. The formation process is repeated first, and the number of multiplications is counted by a counter 7.

Если остаток от произведения по модулю численно равен элементу поля, то с вы хода Равно блока 3 сравнения поступает импульс, который обнуляет регистр множимого блока 1 умножения, и поступает на выход 21 Конец вычисления, свидетельствуя о том, что вычисление законно, а на выходах счетчика 7 сформирован индекс от заданного на входах 20 устройства элемента поля по первообразному элементу, заданному на входах 19 устройства.If the remainder of the product modulo is numerically equal to the field element, then the output of Equal to comparison block 3 receives an impulse that resets the register of the multiplier block 1 of the multiplication, and goes to output 21 End of calculation, indicating that the calculation is legal, and at the outputs of the counter 7, an index is generated from the field element set at the inputs 20 of the device according to the antiderivative element set at the device inputs 19.

Claims

Claim

A device for generating a remainder modulo an arbitrary number modulus, comprising a subtractor, a first comparison unit, two registers, two groups of OR elements, a group of AND elements, the first and second OR elements and two pulse shapers, the inputs of the bits of the device module being connected to the inputs of the corresponding bits subtracted a subtractor and corresponding information inputs of the first group of the first comparison unit, the Less and Equal outputs of which are connected respectively to the first and second inputs of the first OR element and, respectively only with the recording permission and zeroing inputs of the first register, the information inputs of which are combined with the corresponding inputs of the second group of the first comparison unit and connected to the outputs of the corresponding OR elements of the first group, the first and second inputs of which are paired with the first and second inputs of the corresponding OR elements the second group, the outputs of which are connected to the inputs of the corresponding bits of the reduced subtracter, the outputs of the bits of which are connected to the corresponding information the inputs of the first register, the outputs of the bits of which are connected to the first inputs of the corresponding elements AND groups, the outputs of which are connected to the first inputs of the corresponding elements of the first group, the output of the second element OR is connected to the input of the comparison enable of the first comparison unit, the output of which is less connected to the subtraction enable input the subtractor and the input of the first pulse shaper, the output of which is connected to the input enable recording of the second register and the input of the second pulse shaper, the output of which 5 is connected to the second inputs of all elements of AND groups and to the first input of the second OR element, characterized in that, in order to expand the functionality by providing the formation of indices of elements of the multiplicative groups of Galois fields GF (P), a multiplication block, a counter, are introduced into it , the second comparison unit, the third OR element and the delay element, and the input At the beginning of the calculation of the device is connected to the input of the installation to the zero state of the counter, the input of the recording of the unit value of the multiplication unit and through the delay element from the first input of the third OR gate 20 whose output is connected to the enable input of multiplication multiplication unit, outputs of which discharges product connected to the second inputs of the respective OR elements. of the first 25 groups, the outputs of the bits of the first register are connected to the corresponding information inputs of the first group of the second comparison unit and the inputs of the corresponding bits of the multiplier of the multiplier, 30 inputs of the bits of the multiplier of which are the recording inputs of the primitive device field element, the inputs of the bits of the device field element are connected to the corresponding information inputs 35 the second group of the second comparison unit, the output of Not equal to which is connected to the second input of the third OR element, the output of the first IL element connected to the enable input of the comparison of the second comparison unit, the output of which is also the end of the calculation of the device and connected to the enable input of the counter result and the installation input to the zero state of the multiplication unit, output 45 of the Multiplication end of which is connected to the second input of the second OR element and the counting input a counter whose discharge outputs are the device index outputs.

Compiled by V. Gorokhov Editor M. Jankovic Tehred M. Morgenthal Corrector O. Kravtsova

Order 3611 Circulation Subscription

VNIIIPI of the State Committee for Inventions and Discoveries under the State Committee for Science and Technology of the USSR 113035, Moscow, Zh-35, Raushskaya nab., 4/5

Production and Publishing Combine Patent, Uzhgorod, 101 Gagarin St.