SU1686474A1

SU1686474A1 - Устройство дл индикации

Info

Publication number: SU1686474A1
Application number: SU894773397A
Authority: SU
Inventors: Юрий Петрович Рукоданов; Леонид Вольфович Друзь; Игорь Николаевич Сметанин
Original assignee: Научно-производственное объединение "Кибернетика"
Priority date: 1989-12-25
Filing date: 1989-12-25
Publication date: 1991-10-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах вывода информации на индикаторные блоки. Цель изобретени - повышение достоверности отображени информации. Поставленна цель достигаетс тем, что в устройство, содержащее регистры 20 группы, элемент И 23 группы, блок 24 индикации, тактовый генератор 5, элементы задержки 10 и 11, триггеры 16 группы, дешифратор 18, элемент НЕ 22, введены мажоритарные элементы 3 и 4, элементы 12 сравнени , интегрирующие элементы 13, счетчики 14 группы, дешифраторы 15 группы, триггер 19, элемент ИЛИ 8, сдвиговые регистры 20 группы, сдвиговый регистр 17, что обеспечивает .томэти« скую установку выходных регистр - Р нулевое состо ние при отключении источ икэ информации, а также контроль информации , поступающей но резервированным кч- налам, и формирование сигналов ошибок возникающих в кэнз та 1 ил. Т$г .jj, м 7,V i Щ lЈ W .4; л --тз to /J rJj I . tf-j (Л С

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано вустройствах вывода данных на индикаторные блоки.

Целью изобретени вл етс повышение достоверности отображаемой информации путем обновлени информации, принимаемой в последовательных кодах от резервированных источников, при отключении этих источников.

На чертеже приведена блок-схема устройства .

Устройство содержит информационные входы (каналы) 1-1, 1-2, 1-3 информации, стробирующие входы 2-1, 2-2, 2-3, первый 3 и второй 4 мажоритарные элементы, генератор 5 тактовых импульсов, счетчик б, элемент И 7, элемент ИЛИ 8, распределитель 9, первый 10 и второй 11 элементы задержки, элементы 12 сравнени , интегрирующие элементы 13, счетчики 14 группы, дешифраторы 15 группы, триггеры 16 группы, сдвиговый регистр 17, дешифратор 18, триггер 19, сдвиговые регистры 20 группы, регистры 21 группы, элемент НЕ 22, элементы И 23 группы, блок 24 индикации. Распределитель 9 выполнен на счетчике 25 и дешифраторе 26.

Устройство работает следующим образом .

По резервированным входам 1 информаци в последовательных кодах в виде лог. О и 1 поступает на входы мажоритарного элемента 4 и входы соответствующих элементов 12 сравнени . Импульсы сопровождени информации по резервированным входам 2 поступают на входы мажоритарного элемента 3. Информаци , индицируема блоком 24, представл етс в виде кодограмм , признаком начала которых вл етс маркер. Код маркера накапливаетс в сдвигающем регистре 17 и декодируетс дешифратором 18. Все кодограммы содержат определенное число байтов с одинаковым числом бит в каждом байте, которое подсчитываетс счетчиком 25 и декодируетс побайтно дешифратором 26 распределител 9. В исходном положении все триггеры и счетчики устройства обнулены (цепи начальной установки не показаны). При исправности всех каналов 1 биты информации в них идентичны и совпадают со значением информации на выходе мажоритарного элемента 4. С выхода элемента 4 биты информации поступают на триггер 19 и в сдвиговый регистр 17. Сравнение бит информации каждого канала 1 с информацией мажоритарного элемента 4 производитс соответствующим элементом 12 сравнени .

Из-за задержек мажоритарного элемента 4 сигналы на входах элементов 12 могут быть сдвинуты во времени, возникающие при этом на выходах элементов 12 ложные

сигналы несравнени гас тс интегрирующими элементами 13. При исправности всех каналов 2 импульсы сопровождени через мажоритарный элемент 3 периодически устанавливают в нулевое положение счет0 чик 6 и через элемент ИЛИ 8 поступают на С-входы счетчика 25. сдвигового регистра 17 и триггера 19. В регистре 17 накапливаетс код маркера, триггер 19 фиксирует значение текущего бита информации.

5После декодировани кода маркера дешифратор 18 выдает сигнал, который устанавливает в нулевое состо ние счетчик распределител 9, который после этого начинает считать число бит в поступающей кодограмме. Дешифратор 26 декодирует числа бит, равные байтам информации, и выдает соответствующие сигналы на регистры 21. Триггер 19 подает сигналы информации на D-входы сдвигающих регистров 20,

5 каждый из которых обеспечивает прием числа бит в объеме одного байта информации . На тактовые входы регистров 20 подаютс импульсы с выхода элемента ИЛИ 8. Таким образом, во всех регистрах 20

0 записываетс одна и та же информаци , соответствующа текущим байтам кодограммы . Из регистров 20 информаци переписываетс в регистры 21. Каждый из регистров 21 соответствует определенному

5 байту информации в кодограмме. Распределение байтов кодограммы из регистров 20 в регистры 21 обеспечиваетс сигналами дешифратора 26, которые подаютс на С-входы регистров21. В регистрах 21 в единичное

0 состо ние устанавливаютс разр ды, соответствующие единичным битам кодограммы . При этом нулевое и единичное значение некоторых бит информации может использоватьс дл индикации противоположных

5 состо ний объекта контрол , например, Исправен - Неисправен, Готов - Не готов и т.п.

Поэтому дл управлени индикаторами блока 24 используютс сигналы с пр мых и инверсных выходов соответствующих раз0 р дов регистров 21, которые подаютс в блок 24 через элементы И 23. После приема последнего бита кодограммы на последнем выходе дешифратора 26 формируетс сигнал , который через элемент 10 задержки

5 подает сигнал на С-входы триггеров 16 ошибки и через элемент 11 задержки устанавливает в нулевое положение счетчики 14 ошибки. При поступлении бита следующей кодограммы снимаетс сигнал с последнего

выхода дешифратора 26 и распределитель 9 после декодировани признака маркера начинает следующий цикл распределени информации .

При неисправности какого-либо из каналов 1 биты информации на входах соответствующего элемента 12 сравнени не совпадают и этот элемент сравнени фиксирует сигнал ошибки, который записываетс в соответствующий счетчик 14 ошибки. Счетчики 14 накапливают некоторое пороговое число ошибок, чтобы отличить случай- ный сбой от устойчивого отказа. Дешифраторы 15 декодируют эти пороговые числа и подают сигналы на D-входы соответствующих триггеров 16. Триггеры 16 фиксируют неисправности соответствующих каналов 1 сигналами с выхода элемента 10 задержки. С выходов триггеров 16 сигналы ошибок поступают в блок 24 индикации.

В случае отключени всех каналов 1 информации , например при отключении питани источников информации или при отсутствии информации, на выходах мажоритарных элементов 3 и 4 сигналы также отсутствуют. При этом снимаютс сигналы с нулевого входа счетчика 6, который заполн етс тактовыми импульсами генератора 5 до порогового значени . Сигнал с выхода счетчика 6 подаетс на его управл ющий вход, запреща дальнейший счет, открывает элемент И 7, обнул ет триггер 19 и удерживает его в нулевом состо нии и через элемент НЕ 22 закрывает элементы И 23. Тактовые импульсы генератора 5 через элементы И 7 и ИЛИ 8 заполн ют счетчик 25, а нулева информаци заполн ет регистры 20. Таким образом, на блок 24 при отключении источника информации поступает нулева информаци , причем все индикаторы информации отключены.

В предлагаемом устройстве за счет введени двух мажоритарных элементов, счетчиков , элементов сравнени , интеграторов, дешифраторов, сдвигающих регистров, триггера, элемента ИЛИ обеспечиваетс прием информации в последовательных кодах от резервированных каналов источника информации, индикаци этой индикации в параллельных кодах и индикаци неисправных каналов информации, отключение всех индикаторов при отсутствии информации от источника, что повышает достоверность отображаемой информации.

Claims

Формула изобретени

Устройство дл индикации, содержащее генератор тактовых импульсов, элемент И. распределитель импульсов, последовательно соединенные первый и второй элементы задержки, группу триггеров, i руп- пу элементов И. регистры, дешифратор, эле- 5 мент НЕ, блок индикации, о т л и ч а ю щ е - е с тем, что, с целью повышени достоверности отображаемой информации, в него введены первый и второй мажоритарные элементы, элементы сравнени , интегриру10 ющие элементы, группа счетчиков, группа дешифраторов, триггер, элемент ИЛИ, группа сдвиговых регистров, сдвиговый регистр, информационный вход которого соединен с информационным входом триггера и с пер15 выми входами элементов сравнени и с выходом второго мажоритарного элемента, входы которого соединены с вторыми входами элементов срэимени и г-лгитс.п д.ч; .,;; мационными входами устройства, выходы

0 элементов сравнени подключены к входам соответствующих интегрирующих о.чемон- тов, выходы которых соединены со счотны- ми входами соответствующих счетчиков группы, выходы которых соединимы с ; н5 формационными входами соответствующих дешифраторов группы, выходы которых соединены с информационными входами соответствующих триггеров групп -1 и с управл ющими входами счетчм;-..ов i рупии,

0 установленные входы которых подключены к выходу второго элемента задержки РХПД которого соединен с тактовыми ихолт:и триггеров группы, выходы которы ч оод ны с информационными входами

5 группы блока индикации, информационные входы второй группы которого подключены к выходам элементов И группы, первые ич-о- ды которых подключены к выходу зле,.;н-.з НЕ, вход которого соединен с персым вхо0 дом элемента И, установочным сходом триггера , выходом переполнени и управл ющим входом счетчика, уст тпиппч- ный вход которого соединен с пергип г-д- дом элемента ИЛИ и выходом гтoi::;

5 мажоритарного элемента, входи --стрсхо вл ютс стробирующими входами устмой- ствз, тактовый вход счетчика coc-дпнер с выходом тактового тенора гора и пор ;м входом элемента И, выход которого с г л0 чен к второму входу элемента НЛП. пмхгд которого соединен с тактовыми з одтги сдвигового регистра, триггера, сдвиговых регистров группы и распределител , установочный вход которого подключен к выходу

5 дешифратора, информационные входы которого подключены к выходам сдвигового регистра, выходы группы распределител подключены к стробирующим входам регистров , пр мые и инверсные выходь. которь : соединены с вторыми входами элементов И

группы, а информационные входы подклю- входы которых подключены к выходу тригге- чены к выходам соответствующих сдвиго- ра, вход первого элемента НЕ подключи к вых регистров группы, информационные выходу распределител .