SU1675932A2 - Display unit - Google Patents

Display unit Download PDF

Info

Publication number
SU1675932A2
SU1675932A2 SU894718432A SU4718432A SU1675932A2 SU 1675932 A2 SU1675932 A2 SU 1675932A2 SU 894718432 A SU894718432 A SU 894718432A SU 4718432 A SU4718432 A SU 4718432A SU 1675932 A2 SU1675932 A2 SU 1675932A2
Authority
SU
USSR - Soviet Union
Prior art keywords
delay
elements
image
symbol
outputs
Prior art date
Application number
SU894718432A
Other languages
Russian (ru)
Inventor
Анатолий Васильевич Шматко
Original Assignee
А. В. Шматко
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by А. В. Шматко filed Critical А. В. Шматко
Priority to SU894718432A priority Critical patent/SU1675932A2/en
Application granted granted Critical
Publication of SU1675932A2 publication Critical patent/SU1675932A2/en

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и  вл етс  усовершенствованием устройства по авт. св. № 1474729. Цель изобретени  - повышение  ркости изображени . Цель достигаетс  за счет управлени  временем задержки импульсов включени  сегментов с дополнительных выходов блока пам ти. Это обеспечивает исключение задержки включени -выключени  сегментов, которые при формировании изображени  данного символа должны быть погашены. Уменьшаетс  врем  на формирование символа, следовательно, возрастает  ркость изображени . 3 ил.The invention relates to automation and computing and is an improvement to the device according to the author. St. No. 1474729. The purpose of the invention is to increase the brightness of the image. The goal is achieved by controlling the delay time of switching on the segments from the additional outputs of the memory block. This ensures the elimination of the segment on-off delay, which must be canceled when forming the image of this symbol. The time taken to form a symbol decreases, hence the brightness of the image increases. 3 il.

Description

Изобретение относитс  к автоматике, вычислительной и измерительной технике и  вл етс  усовершенствованием устройства по авт. св. isfe 1474729.The invention relates to automation, computing and measurement technology and is an improvement of the device according to the author. St. isfe 1474729.

Целью изобретени   вл етс  повышение  ркости изображени  в результате уменьшени  части цикла работы устройства , затрачиваемой на формирование ступенчатого тока управлени  индикатора.The aim of the invention is to increase the brightness of the image as a result of reducing the part of the operation cycle of the device, which is spent on forming the stepped control current of the indicator.

На фиг. 1 представлена структурна  схема устройства; на фиг. 2 - функциональна  схема управл емого блока элементов задержки; на фиг. 3 - временна  диаграмма работы устройства.FIG. 1 shows a block diagram of the device; in fig. 2 is a functional diagram of a controlled block of delay elements; in fig. 3 - time diagram of the device.

Устройство содержит генератор 1 тактовых импульсов, управл емый им датчик 2 констант, у которого выходы первой группы соединены с управл ющими входами индикатора 3, а выходы второй группы - с адресными входами узла 4 пам ти, информационные входы которого  вл ютс  информационными входами устройства, блок 5 элементов И, у которого выходы соединены с сегментными входами индикатора 3,The device contains a clock pulse generator 1, a constant sensor 2 controlled by it, in which the outputs of the first group are connected to the control inputs of the indicator 3, and the outputs of the second group - with the address inputs of the memory node 4, whose information inputs are the information inputs of the device, block 5 elements And, whose outputs are connected to the segment inputs of the indicator 3,

первые входы через преобразователь 6 кодов св заны с выходами узла 4 пам ти, а вторые входы соединены с выходами блокаthe first inputs through the converter 6 codes are connected to the outputs of the memory node 4, and the second inputs are connected to the outputs of the block

7элементов задержки, управл ющие входы которого соединены с генератором 1 и преобразователем 6 кодов, блок 8 пам ти, состо щий из узла 4 пам ти и преобразовател  6 кодов.7 delay elements, the control inputs of which are connected to the generator 1 and the converter 6 codes, the block 8 of memory, consisting of the node 4 memory and the converter 6 codes.

Блок 7 элементов задержки включает в себ  последовательно соединенные управл емый элемент 9 задержки с возможным временем задержки 0,г, 2т, четыре управл емых элемента 10 задержки с задержкой 0,т и два элемента 11 задержки с временем задержки т. Элемент 9 реализован (фиг. 2) на двух элементах 11 задержки и коммутатор 12 (элемент И-И-И-ИЛИ), элемент 10- на элементе 11 задержки и коммутаторе 12. Врем  задержки элемента 11 намного больше времени задержки логических управл ющих элементов и узлов устройства.Block 7 of delay elements includes series-connected controlled delay element 9 with possible delay times 0, g, 2 tons, four controlled delay elements 10 with delay 0, t, and two delay elements 11 with delay time t. Element 9 is implemented (FIG. 2) on two delay elements 11 and switch 12 (element AND-AND-OR), element 10- on element 11 of delay and switch 12. The delay time of element 11 is much longer than the delay time of logic control elements and device nodes.

8зависимости от управл ющего сигнала, например, элемент 10 либо не задерживает сигнал (задерживает только на врем  переON V| СЛ О СО hO8 depending on the control signal, for example, element 10 or does not delay the signal (it only delays for the time of reON V | СЛ О СО hO

ключени  логических элементов коммутатора 12), либо задерживает на врем  т (по сравнению с которым временем переключени  логических элементов можно пренеб- речь).switching on the logic elements of the switch 12), or delays by time t (compared to which the switching time of the logic elements can be neglected).

Устройство получено при добавлении к прототипу новой св зи управл ющих входов блока 7 элементов задержки с дополнительными входами блока 8 пам ти.The device is obtained by adding to the prototype a new connection of the control inputs of the block 7 of the delay elements with the additional inputs of the block 8 of the memory.

Генератор 1 содержит генератор импульсов с частотой, ограниченной снизу условием получени  немерцающего изображени , и регулируемой скважностью (пунктирный вход, фиг. 1)дл  регулировани   ркости изображени .The generator 1 contains a pulse generator with a frequency limited by the lower condition for obtaining a flicker-free image and an adjustable duty cycle (dotted input, Fig. 1) for adjusting the brightness of the image.

Датчик констант реализуетс , например , на основе счетчика на п (п - количество разр дов индикатора) и соединенного с ним дешифратора (при необходимости с согласованием с уровнем управл ющих входов индиктора 3).A constant sensor is implemented, for example, on the basis of a counter on p (n is the number of bits of the indicator) and a decoder connected to it (if necessary with agreement with the level of control inputs of the indicator 3).

Считывание информации с узла 4 пам ти поразр дное: дл  каждого мз п разр дов по сигналу считывани  данного разр да на адресных входах блока пам ти на его выходе по вл етс  соответствующее, например, 4-разр дное информационное слово, соответствующее одному из символов используемого алфавита.Reading information from memory node 4 is bitwise: for each mz n bits, a 4-bit information word corresponding to one of the characters used appears at the output of the memory block at the output of the memory bit of the given bit. the alphabet.

Индикатор 3 - n-разр дный знакосинте- ризирующий.Indicator 3 is an n-digit sign-synthizer.

У известного устройства преобразователь кодов 6-типовый преобразователь в код сегментов индикатора. В предлагаемом устройстве преобразователь 6 дополнен элементами управлени  первым в последовательности соединени  управл емым элементом задержки. Эти элементы в данном примере реализуют следующие функции: а 1+2+3+5+7, в 0+4+6+9, где 0,19-дес тичные коды символов алфавита, В частности , при формировании одного из символов О, 4, 6 или 9 . Реализуютс  указанные функции на основе схем совпадени .In the known device converter codes 6-type Converter in the code of the segments of the indicator. In the proposed device, the converter 6 is supplemented with control elements of the first in the connection sequence by a controllable delay element. These elements in this example implement the following functions: a 1 + 2 + 3 + 5 + 7, in 0 + 4 + 6 + 9, where 0.19-decimal alphabet character codes, In particular, when forming one of the symbols O, 4, 6 or 9. These functions are implemented based on matching schemes.

Работа устройства показана на примере формировани  символа 2.The operation of the device is shown on the example of the formation of symbol 2.

Под действием импульсов с генератора 1 датчик 2 констант сигналами с выходов первой группы последовательно опрашивает разр ды индикатора 3, подава  разрешающие сигналы на управл ющий вход каждого из разр дов, а сигналами с выходов второй группы (в коде адреса узла 4 пам ти - разр ды узла 4 пам ти. По сигналу опроса на управл ющем входе в данном разр де индикатора 3 высвечиваетс  символ , код которого в данный момент находитс  на информационных (сегментных) входах индикатора, т. е. информаци , относ щэ с  к данному разр ду. Затем формируетс  изображение следующего разр да и т. д.Under the action of pulses from the generator 1, the sensor 2 constants with the signals from the outputs of the first group sequentially polls the bits of indicator 3, giving the enabling signals to the control input of each of the bits, and the signals from the outputs of the second group (in the address code of the node 4 memory the node 4 of the memory. At the polling signal at the control input in this bit of the indicator 3 a symbol is highlighted, the code of which is currently located on the information (segment) inputs of the indicator, i.e. the information relating to this bit. formed image of the next bit, etc.

Импульсы с генератора 1 поступают иThe pulses from generator 1 arrive and

на вход блока 7 элементов задержки. По Лог.1 с генератора 1 производитс  включение сегментов, по Лог.О - их выключение (фиг. 3). . При формировании символа 2 элементы 10 задержки, управл емые с выходов В1 и Е1 преобразовател  6 кодов, задерживают сигнал на врем  г, а элементы 10, управл емые с выходов F и С1, сигнал практически не задерживают. to the input unit 7 delay elements. According to Log.1, from generator 1, the segments are turned on, and according to Log.O, they are turned off (Fig. 3). . When forming symbol 2, delay elements 10, controlled from outputs B1 and E1 of converter 6 of codes, delay the signal by time r, and elements 10, which are controlled from outputs F and C1, practically do not delay the signal.

После поступлени  Лог, 1 с генератора 1 с генератора 1 на первый вход блока 7 элементов задержки, Лог.1 практически сразу по вл етс  на выходе в блока 7 (через повторитель элемента 12). Включаетс After the arrival of Log, 1 from generator 1 from generator 1 to the first input of block 7 of delay elements, Log.1 almost immediately appears at the output of block 7 (via the repeater of element 12). Included

сегмент В сигналом с соответствующего элемента И блока 5 элементов И, Через врем  задержки т Лог,1 по вл етс  на выходе Е (включаетс  сегмент Е), далее практически одновременно Лог.1 по вл етс  на выходах F. Си и D. По этим Лог.1 включаетс  только сегмент D. так как на выходах преобразовател  6 кодов F и С1 по коду сегментов символа 2 наход тс  Лог.О. Далее последовательно сthe segment B is a signal from the corresponding element AND of the block 5 elements AND, After a delay time t Log, 1 appears at output E (segment E is turned on), then almost simultaneously Log.1 appears at outputs F. Cu and D. From these Log.1 includes only the D segment. Since the outputs of the converter 6 of the F and C1 codes, by the code of the segments of symbol 2, are Log.O. Further consistently with

задержкой т включаютс  сегменты А и С. Свет тс  все сегменты символа. И это свечение длитс  до завершени  импульса с генератора 1,the delay t includes segments A and C. Light mc are all symbol segments. And this luminescence lasts until the pulse completes from generator 1,

По завершении импульса на вход блокаUpon completion of the pulse to the input block

7 элементов задержки с генератора 1 поступит Лог.О. Через врем  задержки 2тэтот Лог.О по витс  на выходе В (коммутатор 12 по управл ющему сигналу с дополнительного выхода преобразовател  6 пропуекает сигнал с второго из последовательно соединенных элементов 11 задержки управ- л емого элемента 9 задержки). По этому Лог.О сегмент В гаснет, а остальные сегменты продолжают светитьс . Далее с задержкой т выключает  сегмент Е. Затем через врем  г Лог.О по вл етс  одновременно на выходах F, с и D1) и сегмент D выключаетс . Далее последовательно выключатс  сегменты А и С.7 delay elements from generator 1 will be received by Log.O. Through the delay time 2, this Log.O on Vits at output B (switch 12 on the control signal from the additional output of converter 6 passes the signal from the second of the series-connected delay elements 11 to the controlled delay element 9). Because of this, Log.O. segment B goes out, and the remaining segments continue to glow. Then, with a delay t, the segment E is turned off. Then, after a time r, Log. O appears at the outputs F, c and D1) and the segment D is turned off. Sequences A and C are subsequently switched off.

По очередному импульсус генератора 1 оп ть начинаетс  включение сегментов.Along the next impulse of the generator 1, the segments start up again.

Включение и выключение сегментов в предлагаемом устройстве производитс  быстрее, чем у известного. В частности , при символе 2 врем , когда все сегменты символа в данном разр де индикатора свет тс , у предлагаемого устройства больше, чем у известного на 4т (фиг. 3).Switching segments on and off in the proposed device is faster than the known one. In particular, with symbol 2, the time when all the segments of the symbol in the given digit of the indicator are lit is greater for the proposed device than for the well-known 4t (Fig. 3).

Соответственно увеличению времени, когда все сегменты символа свет тс , повышаетс   ркость изображени .Accordingly, the increase in the time when all the segments of the symbol are luminous, the brightness of the image increases.

Внедрение изобретени  дает положительный эффект, выраженный в улучшении качества изображени  за счет увеличени   ркости формируемого изображени .The implementation of the invention has a positive effect, expressed in improving the image quality by increasing the brightness of the formed image.

Claims (1)

Формула изобретени  Устройство дл  индикации по авт. св. № 1474729, отличающеес  тем, что с целью повышени   ркости изображени , управл ющие входы элементов задержки подключены к дополнительным выходами блока пам ти.The invention of the device for display on the author. St. No. 1474729, characterized in that in order to increase the image brightness, the control inputs of the delay elements are connected to the additional outputs of the memory unit. &&г 1&& g 1 г Вg In LL FI&JBFI & JB EUC ЯEUC I г -1g -1 1 о о tfVV 1 о о tfVV 77 t-I I It-I I I smjtfhwrsmjtfhwr b«« w «J1и ™™Д в- -J b «« w «J1i ™ A D v--J юYu vfvf kk С vO vA With vO vA rffrff Фиг. 2FIG. 2 типаlike Фиг.ЗFig.Z
SU894718432A 1989-07-13 1989-07-13 Display unit SU1675932A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894718432A SU1675932A2 (en) 1989-07-13 1989-07-13 Display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894718432A SU1675932A2 (en) 1989-07-13 1989-07-13 Display unit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1474729 Addition

Publications (1)

Publication Number Publication Date
SU1675932A2 true SU1675932A2 (en) 1991-09-07

Family

ID=21460631

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894718432A SU1675932A2 (en) 1989-07-13 1989-07-13 Display unit

Country Status (1)

Country Link
SU (1) SU1675932A2 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1474729, кл. G 09 G 3/04, 1987. *

Similar Documents

Publication Publication Date Title
JPS5564445A (en) Code converter circuit
KR860000597A (en) Slave interface circuit acting as serial bus
SU1675932A2 (en) Display unit
KR930019045A (en) Signal transition improvement circuit
SU1359896A1 (en) Pulse-delay device
SU843281A1 (en) Morse code signal receiving device
SU1325709A1 (en) Unitary code-to-binary position code converter
SU993260A1 (en) Logic control device
SU746899A1 (en) Pulse selector
SU1188891A2 (en) Device for transmission of messages
SU871314A2 (en) Discrete matched filter
SU758551A1 (en) Cyclic synchronization device
SU1234973A1 (en) Device for decoding manchester code
SU957424A1 (en) Pulse generator
SU786007A1 (en) Inhibition device
SU488200A1 (en) Binary sequence generator
SU847509A1 (en) Decoder
SU1322431A1 (en) Pseudorandom code generator
JPS55100774A (en) Tone detection circuit
SU1356251A1 (en) Device for separating cycle synchronization signal
SU913608A1 (en) Morse code forming device
SU1552361A2 (en) Random pulse flow generator
SU510797A1 (en) Cycle sync device
SU1210209A2 (en) Pseudorandom pulse sequence generator
SU1013959A1 (en) Device for determination of data party