Claims (2)
Формула изобретенияClaim
Цифровой анализатор частотных характеристик четырехполюсников, содержащий последовательно соединенные генератор управляемой частоты, преобразователь код -аналог, клеммы для подключения исследуемого четырехполюсника и преобразователь аналог - код, а также запоминающий блок и вычислитель, отличающийся тем, что, с целью уменьшения времени измерения, в него введены преобразователь кода, накапливающий сумматор, счетчик адреса, селектор-мультиплексор, блок синхро- ! низации и управления, синусный и косинусный преобразователи кода, при Этом информационные входы синусного и косинусного преобразователей кода объединены между собой и соединены с выхо- 1 дом накапливающего сумматора, информационный вход которого через преобразователь кода подключен к цифровому выходу генератора управляемой частоты. Цифрой выход преобразователя аналог - 1 код через последовательно соединенные Запоминающий блок и селектор-мультиплексор связан с входом шины данных вычислителя, причем второй и третий Информационные входы селектора-мульти- 2 плексора соответственно подключены к выходам синусного и косинусного преобразователей кода, адресный вход запоминающего блока соединен с выходом счетчика адреса, а выход Конец преобразо-A digital analyzer of the frequency characteristics of the four-terminal circuits containing a controlled-frequency generator, a code-to-analog converter, terminals for connecting the studied four-terminal device and an analog-to-code converter, as well as a memory unit and a computer, characterized in that, in order to reduce the measurement time, they are introduced into it code converter, accumulating adder, address counter, selector-multiplexer, sync block! In this case, the information inputs of the sine and cosine code converters are interconnected and connected to the output of the accumulating adder, the information input of which is connected through a code converter to the digital output of the controlled frequency generator. The analogue-1 code digitizer output is connected through a series-connected memory block and selector-multiplexer to the input of the calculator data bus, the second and third information inputs of the selector-multi-2 plexer are respectively connected to the outputs of the sine and cosine code converters, the address input of the memory block is connected with the output of the address counter, and the output End of the conversion
2 Вания преобразователя аналог - код подключен к входу разрешения записи Запоминающего блока, первый вход блока Синхронизации и управления является входом запуска анализатора, а его второй вход 2 соединен с первым управляющим входом релектора-мультйплексора и с выходом регистра соотояний вычислителя, третий вход блока синхронизации и управления соединен с вторым управляющим входом селектора-мультиплексора и подключен к выходу разряда регистра состояний вычислителя, четвертый вход объединен с входом запроса на прерывания вычислителя и соединен с выходом старшего разряда счетчика адреса, а пятый вход подключен к выходу сигнала запроса на прямой доступ к памяти вычислителя, при этом первый выход блока синхронизации и управления соединен с синхровходом накапливающего сумматора, второй выход подключен к входу установки в О накапливающего сумматора, третий выход связан с входом запуска преобразователя аналог-код, четвертый и пятый выходы соответственно соединены с счетным входом и входом установки в О счетчика адреса, шестой выход подключен к объединенным первым управляющим входам синусного и косинусного преобразователей кода, а седьмой выход - к объединенным вторым управляющим входам этих преобразователей, восьмой выход соединен с входом разрешения записи и с входом выбора кристалла вычислителя, девятый, десятый и одиннадцатый выходы связаны с входом подтверждения прямого доступа к памяти, входом начальной установки и тактовым входом вычислителя соответственно.2 of the converter analog - the code is connected to the recording permission input of the Storage unit, the first input of the Synchronization and control unit is the start input of the analyzer, and its second input 2 is connected to the first control input of the selector-multiplexer and to the output of the computer status register, the third input of the synchronization unit and control is connected to the second control input of the selector-multiplexer and is connected to the output of the discharge of the state register of the computer, the fourth input is combined with the input of the request for interrupt of the computer connected to the output of the high-order bit of the address counter, and the fifth input is connected to the output of the request signal for direct access to the memory of the calculator, while the first output of the synchronization and control unit is connected to the sync input of the accumulating adder, the second output is connected to the installation input in O of the accumulating adder, the third output connected to the start input of the analog-converter converter, the fourth and fifth outputs are respectively connected to the counting input and the setting input to O of the address counter, the sixth output is connected to the combined first control to the input sine and cosine code converters, and the seventh output to the combined second control inputs of these converters, the eighth output is connected to the write enable input and to the input of the choice of the chip of the computer, the ninth, tenth and eleventh outputs are connected to the confirmation input of direct memory access, input initial setting and clock input of the computer, respectively.
Фиг.2 •а.Figure 2 • a.
Фиг.4Figure 4