SU1658167A1 - Device for combinations searching - Google Patents

Device for combinations searching Download PDF

Info

Publication number
SU1658167A1
SU1658167A1 SU884483630A SU4483630A SU1658167A1 SU 1658167 A1 SU1658167 A1 SU 1658167A1 SU 884483630 A SU884483630 A SU 884483630A SU 4483630 A SU4483630 A SU 4483630A SU 1658167 A1 SU1658167 A1 SU 1658167A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
elements
output
input
trigger
Prior art date
Application number
SU884483630A
Other languages
Russian (ru)
Inventor
Валентин Михайлович Глушань
Виктор Михайлович Курейчик
Александр Владимирович Пришибской
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU884483630A priority Critical patent/SU1658167A1/en
Application granted granted Critical
Publication of SU1658167A1 publication Critical patent/SU1658167A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  построени  специализированных вычислительных устройств, предназначенных ,например,дл  автоматизированного решени  задач конструировани  радиоэлектронной и вычислительной аппаратуры. Цель изобретени  - упрощение устройства и повышение его быстродействи . Устройство содержит триггеры 1-6, п ть групп элементов И 18-38, 40-45, две группы элементов ИЛИ 8-17, элемент 39 задержки, сдвигатель 7 (кодов). Упрощение устройства достигаетс  в св зи с исключением р да блоков (группа триггеров , группа сумматоров по модулю два, группа мажоритарных элементов в составе прототипа), а повышение быстродействи  - в св зи с параллельным алгоритмом вычислений . 1 ил. S3The invention relates to automation and computer technology and can be used to build specialized computing devices designed, for example, to automatically solve problems of designing electronic and computing equipment. The purpose of the invention is to simplify the device and increase its speed. The device contains triggers 1-6, five groups of elements AND 18-38, 40-45, two groups of elements OR 8-17, delay element 39, shifter 7 (codes). Simplification of the device is achieved in connection with the exclusion of a number of blocks (a group of triggers, a group of modulo-two adders, a group of majority elements in the prototype), and an increase in speed in connection with a parallel computational algorithm. 1 il. S3

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения специализированных вычислительных устройств, предназначенных, например, для автоматизированного решения задач конструирования радиоэлектронной и вычислительной аппаратуры.The invention relates to automation and computer technology and can be used to build specialized computing devices intended, for example, for the automated solution of problems of designing electronic and computer equipment.

Целью изобретения является упрощение устройства и повышение его быстродействия.The aim of the invention is to simplify the device and increase its speed.

На чертежа приведена структурная схема устройства на шесть разрядов.The drawing shows a structural diagram of a device for six digits.

Устройство содержит триггеры 1 - 6, сдвиютель 7 (кодов), группы элементов ИЛИ 8 - 12, 13 - 17, группы элементов И 18- 21, 22 27,28-33,34- 38, элемент38задержки, группу элементов И 40 - 45, тактовый вход 46, группу 47 - 52 информационных выходов, выход 53 окончания перебора,The device contains triggers 1–6, a splitter 7 (codes), a group of elements OR 8–12, 13–17, a group of elements 18–21, 22 27.28–33.34–38, a delay element 38, a group of elements 40–45 , clock input 46, group 47 - 52 information outputs, output 53 ends the search,

Устройство работает следующим образом.The device operates as follows.

Исходное состояние триггеров 1 - 6 соответствует начальному сочетанию из η элементов по m (например, при η = 6 и m = 3 в линейку триггеров записывается начальный код 111000). Последовательность сочетаний вырабатывается с частотой тактовых импульсов, поступающих на вход 46. Тактовый импульс, задержанный элементом 39. используется для управления передачей очередного сочетания с триггеров 1-6 через элементы И 40 - 45 на выходы 47 - 52 устройства. Для управления триггерами при формировании сочетания используются группы логических элементов.The initial state of triggers 1–6 corresponds to the initial combination of η elements with respect to m (for example, for η = 6 and m = 3, the initial code 111000 is written in the trigger line). The sequence of combinations is generated with the frequency of clock pulses arriving at input 46. The clock pulse delayed by element 39. is used to control the transmission of the next combination from triggers 1-6 through elements AND 40 - 45 to the outputs 47 - 52 of the device. Groups of logical elements are used to control triggers when forming a combination.

Код, разряды которого представлены прямым выходом триггера 1 и выходами элементов И 34 - 38, формируется путем выделения левой группы единичных разрядов в коде текущего сочетания. Например, 111000 —;---> 111000The code, the digits of which are represented by the direct output of the trigger 1 and the outputs of the elements And 34 - 38, is formed by highlighting the left group of single digits in the code of the current combination. For example, 111,000 - ; ---> 111000

011010 -------->011000011010 --------> 011000

001011 ------->001000 и т. п.001011 -------> 001000, etc.

Преобразованный код стробируется тактовым импульсом на элементах И 22 - 27 и используется для управления триггерами 1 - 6 по счетным входам (через элементы ИЛИ 8 - 12). Элементы И 28 - 32 укорачивают выделенную группу единиц на один разряд справа и выдают (п - 1)-разрядный код на разрядные входы сдвигателя 7:The converted code is gated by a clock pulse on the elements And 22 - 27 and is used to control triggers 1 - 6 on the counting inputs (through the elements OR 8 - 12). Elements And 28 - 32 shorten the selected group of units by one bit on the right and issue a (n - 1) -bit code to the bit inputs of the shifter 7:

111000 ------>11000111000 ------> 11000

011000 ----->01000011000 -----> 01000

001000 ----->00000 и т. п.001000 -----> 00000, etc.

В сдвигателе 7 выделенная группа единиц сдвигается в начало разрядной сетки;In shifter 7, the selected group of units is shifted to the beginning of the bit grid;

11000 -----> 110011000 -----> 1100

01000 -----> 100001000 -----> 1000

00000 ----->0000 и т. п., причем разряд справа не используется. Выходной код сдвигателя 7, стробированный тактовым импульсом на элементах И 18 - 21, используется для управления группой из (п - 2) триггеров 1 - 4 по входам 52 установки в 1. Вход 52 имеет приоритет перед Т-входом в случае одновременного поступления управляющих импульсов.00000 -----> 0000, etc., and the discharge on the right is not used. The output code of the shifter 7, gated by a clock pulse on the elements And 18 - 21, is used to control a group of (n - 2) triggers 1 - 4 at the inputs 52 of the installation in 1. Input 52 takes precedence over the T-input in the case of simultaneous receipt of control pulses .

Начальный отрезок последовательности сочетаний с указанием управляющих кодов представляется в виде:The initial segment of the sequence of combinations with the indication of control codes is presented in the form:

S2 S2 т t 111000 111,000 1100 1100 --------> H1100 --------> H1100 110100 110 100 1000 1000 -------->111000 --------> 111000 101100 101100 0000 0000 ------> 110000 ------> 110000 011 1’0 011 1’0 1100 1100 -----------> 011110 -----------> 011110 110010 110010 1000 1000 ----->111000 -----> 111000

и т. д.etc.

На последнем сочетании (000111) возбуждается выход элемента И 38, что является сигналом окончания перебора. Этот сигнал стробируется тактовым импульсом на элементе И 33 и поступает на выход 53 (с той же целью может быть использован и выход элемента И 27).At the last combination (000111), the output of the And 38 element is excited, which is the signal for the end of the search. This signal is gated by a clock pulse on the And 33 element and goes to the output 53 (the output of the And 27 element can be used for the same purpose).

Claims (1)

Формула изобретенияClaim Устройство для перебора сочетаний, содержащее η триггеров (п - число комбинируемых элементов), четыре группы элементов И. первую группу элементов ИЛИ, элемент_задержки, причем прямой вы<од i го (i = 1 ,п) триггера соединен с первым входом i-ro элемента И первой группы, вторые входы всех элементов И первой группы соединен с выходом элемента задержки, выходы элементов И первой группы являются информационными выходами устройства, отличающееся тем, что, с целью упрощения и повышения быстродействия устройства, оно содержит пятую группу элементов И, вторую группу элементов ИЛИ, сдвигатель, причем прямой выход первою триггера соединен с первыми входами первых элементов И второй и третьей групп, прямой выход 0+1)-го триггера 0 = 1,п-1) соединен с первым входом J-ro элемента И четвертой группы, выход j-ro элемента И четвертой группы соединен с первыми входами х элементов И второй и третьей групп и с вторым входом J-ro элемента И второй группы, инверсный выход R-ro триггера (R = 1 ,п-2) и прямой выход (R+1)-ro триггера соединены с входами R-ro элемента ИЛИ первой группы, выход R-ro элемента ИЛИ первой группы соединен с (R+1)~m входом I-ro (I = R+1 ,п-1) элемента И четвертой группы, выход J—го элемента И второй группы соединен с J-м разрядным входом сдвигателя, R-й разрядный выход сдвигателя соединен с первым входом R-ro элемента И пятой группы, выход которого соединен с единичным входом R-ro триггера, выход первого элемента И третьей группы соединен со счетным входом первого триггера, первый и второй входы J-ro элемента ИЛИ второй группы соединены с вы ходами J- и 0 + 1)~го элементов И третьей группы соответственно, выход J-ro элемента ИЛИ второй группы соединен со счетным входом (J+1)-го триггера, второй вход п-го 5 элемента И второй группы, вторые входы всех элементов И третьей и пятой групп и вход элемента задержки соединены с тактовым входом устройства, выход η-го элемента И второй группы является выходом 10 окончания перебора устройстве.A device for enumerating combinations containing η triggers (n is the number of elements to be combined), four groups of elements I. the first group of OR elements, delay_element, and the direct output <i i (i = 1, n) of the trigger is connected to the first i-ro input element And the first group, the second inputs of all elements And the first group is connected to the output of the delay element, the outputs of the elements And the first group are the information outputs of the device, characterized in that, in order to simplify and improve the speed of the device, it contains the fifth group of elements And, W I am grouping the OR element group, the shifter, and the direct output of the first trigger is connected to the first inputs of the first AND elements of the second and third groups, the direct output of the 0 + 1) -th trigger 0 = 1, n-1) is connected to the first input J-ro of the AND element fourth group, the output of the j-ro element And the fourth group is connected to the first inputs of x elements And the second and third groups and to the second input J-ro element And the second group, the inverse output of the R-trigger (R = 1, n-2) and the direct output of the (R + 1) -ro trigger is connected to the inputs of the R-ro of the OR element of the first group, the output of the R-ro of the OR element of the first group is connected to ( R + 1) ~ m input I-ro (I = R + 1, n-1) of the element And the fourth group, the output of the J-th element And the second group is connected to the J-th bit input of the shifter, the R-bit output of the shifter is connected with the first input of the R-ro element And the fifth group, the output of which is connected to a single input R-ro trigger, the output of the first element And the third group is connected to the counting input of the first trigger, the first and second inputs of the J-ro element OR the second group are connected to the outputs J- and 0 + 1) ~ of the elements AND of the third group, respectively, the output of the J-ro element OR of the second group is connected to the counting input (J + 1) -th trigger, the second input of the 5th element of the AND element of the second group, the second inputs of all the And elements of the third and fifth groups and the input of the delay element are connected to the clock input of the device, the output of the η-th element of the second group is output 10 the end of the search device.
SU884483630A 1988-09-15 1988-09-15 Device for combinations searching SU1658167A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884483630A SU1658167A1 (en) 1988-09-15 1988-09-15 Device for combinations searching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884483630A SU1658167A1 (en) 1988-09-15 1988-09-15 Device for combinations searching

Publications (1)

Publication Number Publication Date
SU1658167A1 true SU1658167A1 (en) 1991-06-23

Family

ID=21399703

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884483630A SU1658167A1 (en) 1988-09-15 1988-09-15 Device for combinations searching

Country Status (1)

Country Link
SU (1) SU1658167A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1575162.кл. G 06 F 15/20, 1987. Авторское свидетельство СССР № 1488826 (положительное решение по за вке № 4321477/24), кл. G 06 F 15/20, 1987. *

Similar Documents

Publication Publication Date Title
US4628483A (en) One level sorting network
US3296426A (en) Computing device
US4264807A (en) Counter including two 2 bit counter segments connected in cascade each counting in Gray code
SU1658167A1 (en) Device for combinations searching
US3146345A (en) Count-shift register
RU213104U1 (en) COMPARATOR OF BINARY NUMBERS IN SERIAL CODE
Dinneen et al. The logical design of CG24
SU1615756A1 (en) Device for identifying images
SU1315997A1 (en) Device for generating coordinates of net area
SU1171780A1 (en) Device for determining quantity of ones in binary number
SU1256098A1 (en) Associative storage
SU1383334A1 (en) Device for selecting extreme number from n m-bit numbers
SU1589399A1 (en) Code converter
SU1525884A1 (en) Shaper of clock pulses
SU799148A1 (en) Counter with series shift
SU1278811A1 (en) Situation control device
SU1120374A1 (en) Analog-to-digital squarer
SU1188846A1 (en) Pulse repetition frequency multiplier
SU1509900A1 (en) Device for monitoring distribution of resources in computing system
SU963100A1 (en) Associative storage device
SU1120408A1 (en) Associative storage
SU1653154A1 (en) Frequency divider
SU771725A1 (en) Register
SU1275427A1 (en) Device for calculating minimum cover
SU1501084A1 (en) Device for analyzing graph parameters