SU1315997A1 - Device for generating coordinates of net area - Google Patents

Device for generating coordinates of net area Download PDF

Info

Publication number
SU1315997A1
SU1315997A1 SU853961057A SU3961057A SU1315997A1 SU 1315997 A1 SU1315997 A1 SU 1315997A1 SU 853961057 A SU853961057 A SU 853961057A SU 3961057 A SU3961057 A SU 3961057A SU 1315997 A1 SU1315997 A1 SU 1315997A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
counter
group
Prior art date
Application number
SU853961057A
Other languages
Russian (ru)
Inventor
Владимир Викторович Софронов
Original Assignee
Казанский Авиационный Институт Им.А.Н.Туполева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Казанский Авиационный Институт Им.А.Н.Туполева filed Critical Казанский Авиационный Институт Им.А.Н.Туполева
Priority to SU853961057A priority Critical patent/SU1315997A1/en
Application granted granted Critical
Publication of SU1315997A1 publication Critical patent/SU1315997A1/en

Links

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в веро тностных устройствах дл  решени  конечно-разностных уравнений. Цепь изобретени  - расширение области применени  за счет формировани  координат стартовых узлов сеточной области с произвольными максимальными значени ми меньшей координаты . Поставленна  цель достигаетс  тем, что устройство содер ит блок 1 запуска устройства, информационный вход 2 максимальных значений меньшей и большей координат сеточной области устройства, информационный вход 3 признака граничного узла сеточной области устройства, элемент 4 задержки, первый и второй элементы ИЛИ 5, 6, первый регистр 7, первый счетчик 8, второй регистр 9, второй счетчик 10, блок 11 перестановки разр дов, первую и вторую схемы 12. и 13 сравнени , выход 14 признака конца работы.устройства, выходы 15 результата устройства. Устройство можно использовать дл  формировани  координат стартовых узлов сеточной области с произвольными максимальными значени ми меньшей координаты. 1 з.п. ф-лы, 1 табл, 2 ил. (Л ел со со мThe invention relates to computing and can be used in probabilistic devices for solving finite difference equations. The chain of the invention is the extension of the field of application by forming the coordinates of the starting nodes of the grid area with arbitrary maximum values of the smaller coordinate. The goal is achieved by the fact that the device contains a device launch block 1, information input 2 maximum values of the smaller and larger coordinates of the grid area of the device, information input 3 of the sign of the boundary node of the grid area of the device, delay element 4, first and second elements OR 5, 6, the first register 7, the first counter 8, the second register 9, the second counter 10, the bit permutation block 11, the first and second circuits 12. and 13 comparisons, the output 14 of the end of operation feature of the device, the outputs 15 of the device result. The device can be used to form the coordinates of the starting nodes of the grid area with arbitrary maximum values of the smaller coordinate. 1 hp f-ly, 1 tabl, 2 ill. (L ate with m

Description

Изобретение относитс  к вычислительной и может быть использовано в веро тностных устройствах дл  решени  конечно-разностных уравнений .The invention relates to computational and can be used in probabilistic devices for solving finite difference equations.

Цель изобретеьш  расширение области применени  устройства за счет формировани  координат стартовых узлов сеточной области с произвольными мaкcимaJ ьными значени ми мень хей ко- ординаты.The purpose of the invention is to expand the field of application of the device by forming the coordinates of the starting nodes of the grid area with arbitrary maximum values of the minor coordinate.

На фиг.1 нредставлена.структурна  схема устройства; на фиг.2 - функциональна  схема четырехразр дного блока перестановки разр дов.In figure 1 nredstavlena. Device circuit diagram; Fig. 2 is a functional diagram of a four bit bit permutation block.

Устройство содержит вход 1 запуска устройства, информацирнный вход 2 максимальных значений меньшей и боль- ,шей координат сеточной области устройства , информационней вход 3 признака граничного узла сеточной области устройства, элемент 4 задержки, первьй 5 и второй 6 элементы ИЛИ, первьй регистр 7, первый счетчик 8, второй регистр 9, второй счетчик I O, блок -11 перестановки разр дов, первую 12 и вторую 13 сравнени , выход 14 признака конца работы устройства , выходы 15 результата устройства .The device contains the device startup input 1, information input 2 of the maximum values of the smaller and larger coordinates of the device grid area, information input 3 of the boundary sign of the device grid area, delay element 4, first 5 and second 6 elements OR, first register 7, first the counter 8, the second register 9, the second counter IO, the bit permutation block 11, the first 12 and second 13 comparisons, the output 14 of the sign of the end of the device, the outputs 15 of the result of the device.

Блок перестановки разр дов содержит два элемента НЕ 6( и 16, два элемента И 17 и 18, группу из дев ти элементов И 9|-19д и три элемен-, та ИЛИ 20, 2 , и 212/The bit permutation block contains two elements NOT 6 (and 16, two elements AND 17 and 18, a group of nine elements AND 9 | -19d and three elements, OR 20, 2, and 212 /

Устройство работает следующим образом .The device works as follows.

По- пз сковому импульсу с входа 1 счетчик 8 устанавливаетс  в нулевое состо ние, а двоичные коды максимальных значений меньшей и большей координат сеточной области поступают через входа.1 2 устройства соответственно в регистры 7 и 9. Пусковой импульс, задержанный на элементе 4 задержки, через элемент ИЛИ 5 поступает на счетный вход счетчика 8, устанавлива  егов начальное состо ние. усковой импульс через элемент ИЛИ 6 стана1зливает счетчик 10 в нулевое (начальное) состо ние. Пр мой код наального значени  меньшей координатыj оступающий с входа счетчика 8, пребразуетс  в блоке 1I и поступает на ыходы 15 устройства, куда также потупает с выхода счетчика 10 пр мой од начального значени  большей координаты . Таким образом, с выходовAccording to the pulse pulse from the input 1, the counter 8 is set to the zero state, and the binary codes of the maximum values of the smaller and larger coordinates of the grid area go through the inputs.1 2 devices to registers 7 and 9. The starting pulse delayed by the delay element 4, through the element OR 5 enters the counting input of the counter 8, sets its initial state. An impulse through the element OR 6 becomes the counter 10 in the zero (initial) state. The direct code for the smaller value of the coordinate j, which comes from the input of the counter 8, is located in block 1I and enters the device outputs 15, where it also sinks from the output of the counter 10 to the direct starting value of the larger coordinate. Thus, from the outputs

00

5five

00

5five

5997 25997 2

15 устройства снама ютс  код ы текущих значений координат стартовых узлов двумерной сеточной области.15 devices receive codes of the current values of the coordinates of the starting nodes of the two-dimensional grid area.

Текущие значе}ш  координат с выхо- 5 да блока II и с выхода счетчика 10 сравниваютс  соответственно схемами 12 и 13 сравнени  с максимальными значени ьот меньшей координаты (регистр 7) и большей координаты (регистр 9). В случае, когда текущие значени  координат меньше максимальных , счетчики 8 и 10 сохран ют свое состо ние до тех пор, пока на в;ход 3 устройства не поступает импульс Конец цикла испытаний или Граничный узел. Каждьш раз при поступлении этого импульса на счетный вход счетчика 10, последний последовательно измен ет свое состо ние, формиру  те-- кущие значегаш большей координаты. В случае, когда текущее значение большей коор;щнаты на выходе счетчика 10 не меньше максимального значе- Ш1Я этой координаты на выходе регистра 9, схема 13 сравнени  формирует импульс, поступаюший через- элемент ИЛИ 5 на счетный вход счетчика 8 и через элемент ИЛИ 6 на вход установки в О счетчика 10. При этом наThe current values of the w coordinates from the output of block II and from the output of counter 10 are compared by schemes 12 and 13, respectively, with the maximum values of the smaller coordinate (register 7) and the larger coordinate (register 9). In the case when the current values of the coordinates are less than the maximum, the counters 8 and 10 retain their state until the pulse of the end of the test cycle or the boundary node arrives at run 3 of the device. Each time this pulse arrives at the counting input of counter 10, the latter successively changes its state, forming the current meaning of a larger coordinate. In the case when the current value is greater than the coordinate at the output of the counter 10 is not less than the maximum value of this coordinate at the output of the register 9, the comparison circuit 13 generates a pulse coming through the OR 5 element at the counting input of the counter 8 and through the OR 6 element at the input of the installation in About counter 10. At the same time

выходе счетчика 8 по вл етс  очередное значение пр мого кода меньшей координаты, которое преобразуетс  в блоке 11 в текущее значение этой координаты . Далее процесс формирова5 ни  текущих значений больше координаты по сигнапу на входе 3 повтор етс  .аналогично описанному.The output of the counter 8 appears the next value of the direct code of the smaller coordinate, which is converted in block 11 to the current value of this coordinate. Further, the process of forming 5 current values greater than the coordinate of the signal at input 3 is repeated. Similarly, described.

При изменении состо ни  счетчи- 0 ка 8 на выходе блока 1I может по вл тьс  не бол€;е раза подр д двоичное число, превьш1ающее или равное максимальному значению.меньшей координаты, В этом случае на выходе 5 схемы 12 сравнени  формируетс  импульс , поступаюш 1Й через элемент ИЛИ 5 на счетный вход счетчика 8, формирующего совместно с блоком 11 новое текущее значение меньшей координа- 0 ть.When the state of the counter 0 changes, the output of block 1I may not appear more than a binary number that exceeds or equals the maximum value of the smaller coordinate. In this case, an output is generated at the output 5 of the comparison circuit 12 1st through the element OR 5 to the counting input of the counter 8, which, together with block 11, forms a new current value of a smaller coordinate.

Блок 11 перестановки разр дов осуществл ет коммутацию .входных и выходных разр дов,в зависимости от 5 числа разр д ов двоичного кода мак- сим,зльного значени  меньшей координаты согласно таблице (дл  примера вз т четырехразр дный блок перестановки ) .The bit permutation unit 11 switches the input and output bits, depending on the 5 number of bits of the binary maximum code, and the zalous value of the smaller coordinate according to the table (for example, a four-bit permutation block is taken).

Число разр дов двоичного кода максимального значени  меньшей координатыThe number of binary bits of the maximum value of the smaller coordinate

Коммутаци  разр дов не производитс .Switching bits are not made.

3535

40 40

ормула изобретени  25formula of invention 25

Claims (2)

1. Устройство дл  формировани  координат сеточной области, содержаее два регистра, два счетчик-а, две схемы сравнени , два элемента ИЛИ, JQ элемент задержки, вход запуска устройства подключен к входу элемента задержки и к входу установки в О первого счетчика, выход элемента задержки подключен к первым входам пер вого и второго элементов ИЛИ, выход первого элемента ИЛИ подключен к счетному входу первого счетчика, выход второго элемента ИЛИ подключен к входу установки в О второго счет чика, вход максимального значени  меньшей координаты сеточной области устройства подключен к первому информационному входу первого регистра, вход максимального значени  большей координаты сеточной области устройства подключен к первому информацион- HONiy входу второго регистра, вход признака граничного узла сеточной области устройства подключен к счетно- му входу второго счетчика, выход первого регистра подключен к первому входу первой схемы сравнени , выход переполнени  первого счетчика подключен к выходу признака окончани  работы устройства, выход второго регистра подключен к первому входу второй схесы сравнени , информационный выход второго счетчика подключен к1. A device for generating coordinates of the grid area, containing two registers, two counter-a, two comparison circuits, two elements OR, JQ delay element, device start input connected to the input of the delay element and to the installation input O of the first counter, output of the delay element connected to the first inputs of the first and second elements OR, the output of the first element OR connected to the counting input of the first counter, the output of the second element OR connected to the input of the installation in About the second counter, the input of the maximum value of the smaller coordinate set The device's internal area is connected to the first information input of the first register, the maximum value input of the larger coordinate of the grid area of the device is connected to the first information input of the second register, the input of the sign of the boundary node of the grid area of the device is connected to the counting input of the second counter, the output of the first register is connected to the first input of the first comparison circuit, the overflow output of the first counter is connected to the output of the device terminating feature, the output of the second register is connected to the first y skhesy input of second comparator, a second counter connected to the data output Номер выхода блока перестановкиOutput number of permutation block второму входу второй схемы сравнени  и к выходу результата устройства, отличающеес  тем, что, с целью расширени  области применени  за счет формировани  координат стартовых узлов сеточной области с произвольными максимальными значе- ни ми меньшей координаты, в него введен блок коммутации, информацион- ный выход первого счетчика подключен к информационному входу блока коммутации , второй вход первого регистра подключен к управл ющему входу блока коммутации, выход блока коммутации подключен к второму входу первой схемы сравнени  и объединен с выходом результата устройства, вход запуска устройства подключен к входам записи первого и второго регистров, выход первой схемы сравнени  подключен к второму входу первого элемента ИЛИ, выход второй схемы сравнени  подключен к второму входу второго элемента ИЛИ и к трет.ему входу первого элемента ИЛИ.the second input of the second comparison circuit and the output of the result of the device, characterized in that, in order to expand the scope of application by forming the coordinates of the starting nodes of the grid area with arbitrary maximum values of the smaller coordinate, the switching unit is entered into it, the counter is connected to the information input of the switching unit, the second input of the first register is connected to the control input of the switching unit, the output of the switching unit is connected to the second input of the first comparison circuit and volume dinene with the output of the device result, the start input of the device is connected to the recording inputs of the first and second registers, the output of the first comparison circuit is connected to the second input of the first OR element, the output of the second comparison circuit is connected to the second input of the second OR element and to the third input of the first OR element . 2. Устройство по п. 1, отличающеес  тем, что блок коммутации содержит группу из дев ти элементов И, два элемента И, три элемента ИЛИ и два элемента НЕ, первый разр д управл ющего входа блока подключен к первому входу первого элемента И, второй разр д управл ющего входа блока подключен к входу первого элемента НЕ и к первому входу2. The device according to claim 1, characterized in that the switching unit comprises a group of nine AND elements, two AND elements, three OR elements and two NOT elements, the first bit of the control input of the block is connected to the first input of the first element AND, the second the bit of the control input of the block is connected to the input of the first element NOT and to the first input второго элемента И, третий разр д управл ющего входа блока подключен к входу второго элемента НЕ и к первым входам с первого по четвертый элементов И группы, выход первого элемента НЕ подключен к второму входу второго элемента И,выход второго элемента НЕ подключен к второму входу второго и третьему входу первого элементов- И, первый разр д информационно- to ментов И группы подключены соответго ихода блока подключен к второму входу первого, и к первому входу п того и к первому входу шестого элементов И группы, второй разр д информационного входа блока подключен к второму входу второго, первому входу седьмого и к первому входу восьмого элементов И группы, третий разр д информационного входа блока подключен к второму входу третьего и к первому входу дев того элементов И группы, четвертый разр д информационного входа блока подключен кThe second element is AND, the third bit of the control input of the block is connected to the input of the second element NOT and to the first inputs from the first to fourth elements AND group, the output of the first element is NOT connected to the second input of the second element AND, the output of the second element is NOT connected to the second input of the second and the third input of the first element, AND, the first bit of information, to the elements of the AND group are connected to the corresponding input of the block connected to the second input of the first, and to the first input of the fifth and to the first input of the sixth element And group, the second bit of information of the input unit connected to the second input of the second, the first input of the seventh and to the first input of the eighth AND gates group, the third bit of the data input unit is connected to the second input of the third and to the first input of a ninth AND gates groups fourth bit data input unit connected to Редактор Л.Лангазо Editor L. Langazo Составитель В.СмирновCompiled by V. Smirnov Техред н.ГлущенкоКорректор Л.ЗимокосовTehred N.GlushchenkoKorrektor L.Zimokosov 2365/522365/52 Тираж 672ПодписноеCirculation 672 Subscription ВШШПИ Государственного комитета СССРVShPI State Committee of the USSR по делам изобретений и открытий 113035, Москва, Л{-35, Раушска  наб. , д. 4/5for inventions and discoveries 113035, Moscow, L {-35, Raushsk nab. D. 4/5 Производственно-полиграфическое предпри тие,.г. Ужгород, ул. Проектна , 4Production and printing company, .g. Uzhgorod, st. Project, 4 976976 второму входу четвертого элемента И группы,выход первого элемента И подключен к второму входу шестого и к второму входу восьмого элементов И группы, выход второго элемента И подключен к второму входу п того, второму входу седьмого и второму входу дев того элементов И группы, выходы четвертого, восьмого и дев того эле5the second input of the fourth element And group, the output of the first element And connected to the second input of the sixth and to the second input of the eighth element And group, the output of the second element And connected to the second input of the fifth, second input of the seventh and second input of the ninth elements And group, outputs of the fourth , the eighth and virgo ele5 00 ственно к первому, второму и третьему входам первого элемента ИЛИ, вы-. , ходы третьего, шестого и седьмого I элементов И группы подключены соответственно к первому, второму и третьему входам второго элемента 1-1ЛИ, выходы второго и п того элементов И группы подключены соответственно к первому и второму входам третьего элемента ИЛИ, выходы первого, второго , третьё|го элементов ИЛИ и выход первого элемента И группы объединены и подключены к выходу блока.to the first, second and third inputs of the first element OR, you-. , the moves of the third, sixth and seventh I elements AND groups are connected respectively to the first, second and third inputs of the second element 1-1LI, the outputs of the second and fifth elements AND groups are connected respectively to the first and second inputs of the third element OR, the outputs of the first, second, of the third OR element and the output of the first AND element of the group are combined and connected to the output of the block.
SU853961057A 1985-09-30 1985-09-30 Device for generating coordinates of net area SU1315997A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853961057A SU1315997A1 (en) 1985-09-30 1985-09-30 Device for generating coordinates of net area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853961057A SU1315997A1 (en) 1985-09-30 1985-09-30 Device for generating coordinates of net area

Publications (1)

Publication Number Publication Date
SU1315997A1 true SU1315997A1 (en) 1987-06-07

Family

ID=21199968

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853961057A SU1315997A1 (en) 1985-09-30 1985-09-30 Device for generating coordinates of net area

Country Status (1)

Country Link
SU (1) SU1315997A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 477418, кл. G 06 F 15/32, 1975. Авторское свидетельство СССР № 951319, кл. G 06 F 15/32, 1982. *

Similar Documents

Publication Publication Date Title
EP0017091A1 (en) Two-mode-shift register/counter device
SU1315997A1 (en) Device for generating coordinates of net area
US2994855A (en) Pulse generator
SU1501084A1 (en) Device for analyzing graph parameters
SU1401448A1 (en) Apparatus for implementing boolean symmetrical functions
SU1661791A1 (en) Boolean differential equations solving device
SU1453401A1 (en) Random number generator
SU1667050A1 (en) Module for boolean function logic transformation
SU1242933A1 (en) Device for comparing binary numbers
SU1348822A2 (en) Arithmetic device for performing operations on several numbers
SU1383497A1 (en) Pulse repetition frequency divider with fractional division ratio
SU826339A1 (en) Number sorting device
SU1397936A2 (en) Device for combination searching
SU1030797A1 (en) Device for sorting mn-digit numbers
SU1418701A1 (en) Counter-type adder
RU2022353C1 (en) Device for determining complement of a set
SU1283962A1 (en) Synchronous counting device
SU1499445A1 (en) Pulsed sequence generator
SU1319024A1 (en) Device for determining argument of vector
SU1234826A1 (en) Device for tolerance comparing of numbers
SU1278850A1 (en) Device for checking m-sequence generator
SU1522411A1 (en) Binary-to-binary-decimal code converter
SU1124319A1 (en) Device for generating all possible combinations,arrangements and permutations
SU448592A1 (en) Device for generating constant weight code
SU945997A1 (en) Binary ternary t flip-flop