SU1658150A2 - Устройство дл извлечени квадратного корн - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при построении быстродействующих специализированных вычислительных устройств и информационно-измерительных систем. Целью изобретени   вл етс  расширение класса решаемых задач за счет возможности вычислени  корн  из суммы и разности чисел. Поставленна  цель достигаетс  тем. что в устройство дл  извлечени  квадратного корн  введен коммутатор, первый и второй входы которого соединены соответственно с первым и шестым выходами блока управлени , третий вход  вл етс  входом управлени  режимом работы устройства, первый выход коммутатора подключен к установочному входу накапливающего сумматора, первый и второй управл ющие входы которого соединены с вторым и третьим выходами коммутатора соответственно, втора  группа информационных входов накапливающего сумматора соединена с информационными входами второго регистра сдвига 3 ил (/) С

Description

Изобретение относитс  к вычислительной технике, может быть использовано при построении быстродействующих специализированных вычислительных устройств и информационно-измерительных систем и  вл етс  усовершенствованием устройства по авт. ев Ms 1569827.

Цель изобретени  - расширение класса решаемых задач за счет возможности извлечени  квадратного корн  из суммы и разности двух чисел.

На фиг. 1 представлена структурна  схема устройства; на фиг 2 - блок управлени ; на фиг. 3 - схема коммутатора

Устройство содержит накапливающий сумматор 1, первый 2 и второй 3 сумматоры- вычитатели, первый 4 и второй 5 регистры сдвига, группу 6 элементов ИЛИ, первую 7, вторую 8 и третью 9 группы элементов И,

коммутатор 10, блок 11 управлени , формирователь 12 импульсов, элементы 13 и 14 задержки, генератор 15 импульсов элементы ИЛИ 16-23, элементы И 24 32 триггеры 33 и 34 и регистр 35 сдвига Коммутатор (фиг 3) содержит триггер 36 элементы И 37-39 и переключатель 40.

Устройство работает следующим образом .

В зависимости от вида вычисл емой за висимости в устройстве возможны два режима работы задаваемые по входу Режим1 коммутатора 10 пр мой режим и обратный режим.

В пр мом режиме осуществл етс  вра щение некоторого вектора вокруг центра декартовых координат против часовой стрелки. При подаче на первый и третий входы устройства величин Z и X соответстО

от

00

8

(О

венно на выходе получают величину Y

VZ - X . При подаче на эти входы величин (Х+0,25) и(Х-0,25) на выходе получаетс  величина Y УХ.

В обратном режиме осуществл етс  вращение вектора вокруг центра декартовых координат по часовой стрелке. При подаче на первый и третий входы устройства величин Z и X соответственно на выходе

получают величину Y Z 2 + X . .

После установлени  на входе Режим соответствующей информации устройство работает следующим образом. В том случае , если переключатель 40 зафиксирован в положении, соответствующем пр мому ре- жиму триггер 36 устанавливаетс  в нулевое состо ние, открыва  сигналом с инверсного входа элемент И 39. Если триггер 36 установлен в единичное состо ние (обратный режим), открываютс  элементы И 37 и 38.

Сигнал, определ ющий начало цикла вычислений, по входу Пуск поступает на формирователь 12 импульсов блока 11 управлени . Формирователь 12 импульсов вырабатывает стандартный импульс, который поступает на седьмой выход блока 11 управлени  и обеспечивает обнуление накапливающего сумматора 1, первого и вюрого сумматоров-вычитателей 2 и 3. Сигнал с выхода формировател  12 импульсов, кроме того, задерживаетс  первым элементом 13 задержки на интервал времени, несколько превышающий длительность импульса, формируемого формирователем 12 импульсов . Таким образом, импульс, по вл ющийс  на выходе первого элемента 13 задержки, обеспечивает возведение первого триггера 33 в единичное состо ние, а также занесение исходной информации, Величина Z (или Х+0,25) заноситс  в накапливающий сумматор-вычитатель 2, величина X (или Х-0,25) заноситс  во второй регистр 5 сдвига, а в первый регистр 4 сдвига заноситс  значение Н 2П, где п - разр дность регистров, Кроме того, импульс с выхода первого элемента задержки в случае обратного режима проходит через открытый элемент И 37, обеспечива  занесение величины X в накапливающий сумматор 1. Импульс с выхода первого элемента 13 задержки поступает через первый элемент ИЛИ 16 на синхровход регистра 35 сдвига, обеспечива  запись единицы в его младший разр д. Импульсы с выхода генератора 15 импульсов начинают поступать через открытый первый элемент И 24 на управл ющий вход регистра 35 сдвига, обеспечива 

продвижение единицы по всем его разр дам . Первый из сигналов, формируемый на первом выходе регистра 35 сдвига, поступает на управл ющий вход второго регистра 5

сдвига и обеспечивает сдвиг величины X на разр д влево с целью анализа ее очередного разр да.

На втором сумматоре-вычитателе 3 формируетс  оценочна  функци  F, знак кото0 рой определ ет пор док вычислений. При этом устройство работает следующим образом . Если старший разр д величины X равен единице, то импульс с второго выхода регистра 35 сдвига через открытый второй эле5 мент И 25 и третий элемент ИЛИ 18 поступает на дес тый выход и через четвертый элемент ИЛИ 19 - на одиннадцатый выход блока 11 управлени . Указанные сигналы обеспечивают подсуммирование к со0 держимому второго накапливающего сумматора-вычитател  3 величины Н, поступающей через открытую первую группу элементов И 7. Импульс с третьего выхода регистра 35 сдвига через открытый третий

5 элемент И 26 поступает на восьмой выход и через четвертый элемент ИЛИ 19 - на одиннадцатый выход блока 11 управлени . Эти сигналы обеспечивают подсуммирование к содержимому сумматора-вычитател  3 уд0 военной величины в накапливающем сумматоре 1, поступающей со сдвигом на разр д влево через третью группу элементов И 9 и группу элементов ИЛИ 6. Импульс с четвер- гого выхода регистра 35 сдвига через откры5 гый четвертый элемент И 27 поступает на первый вход коммутатора 10 При этом в случае пр мого режима указанный импульс , проход  через открытый элемент И 39 поступает на третий выход коммутатора

0 10 и обеспечивает подсуммирование к содержимому накапливающего сумматора- вычитател  1 величины Н. поступающей с первого регистра 4 сдвига. В случае обратного режима сигнал с первого входа комму5 татора 10 через открытый элемент И 38 поступает на второй выход коммутатора 10, обеспечива  режим вычитани  величины Н, поступающей с первого регистра 4 сдвига из содержимого накапливающего суммато0 ра 1. Если старший разр д величины во втором регистре 5 сдвига равен нулю, то второй, третий и четвертый элементы И 25-27 закрыты и указанные операций не производ тс . Импульс с п того выхода регистра 35

5 сдпига «ерез третий и четвертый элементы ИЛИ 18 и 19 поступает соответственно на дес тый и одиннадцатый выходы блока 11 управлени , обеспечива  подсуммирование к содержимому накапливающего сумматора-вычитател  3 величины Н.

Далее анализируетс  знак оценочной функции. Сигнал с шестого выхода регистра 35 сдвига через шестой элемент ИЛИ 21 поступает на управл ющий вход второго триггера 34, на информационный вход кото- рого поступает сигнал с выхода старшего разр да сумматора-вычитател  3. При этом второй триггер 34 устанавливаетс  в единичное состо ние (F 0) или в нулевое состо ние ().

В случае, если F 0, то сигнал высокого уровн  с инверсного выхода второго триггера 34 открывает седьмой и дев тый элементы И 30 и 32. Импульс с шестого выхода регистра 35 сдвига через открытый седьмой элемент И 30 поступает на двенадцатый выход и через п тый элемент ИЛИ 20 - на дев тый выход блока 11 управлени , что обеспечивает вычитание из содержимого сумматора-вычитател  3 удвоенной величи- ны в накапливающем сумматоре-вычитате- ле 2, поступающей со сдвигом на разр д влево через вторую группу элементов И 8 и группу элементов ИЛИ 6. Импульс с седьмого выхода регистра 35 сдвига, поступа  че- рез открытый дев тый элемент И 32. инициирует операцию вычитани  из содержимого первого сумматора-вычитател  2 ве личины Н, поступающей с первпг.-., регистра 4 сдвига.

Если F 0, то сигнал высокого уровн  с пр мого выхода второго триггера 34 открывает ПЯТЫЙ, ШеСТОЙ И ВОСЬМОЙ ЭЛОМОН Ы И

28, 29 и 31, Импульс с шестого выхода регистра 35 сдвига через седьмой элемент ИЛИ 22, открытый шестой элемент И 29 и ч твер- тый элемент ИЛИ 19 поступает на одиннад- цатый выход и через п тый элемент ИЛИ 20 - на дев тый выход блока 11 управлени  Эти сигналы обеспечивают подсумммрова- ние к содержимому сумматора-вычитател  3 удвоенной величины в накапливающем сум- маторе-вычитателе 2, поступающей со сдвигом на разр д влево через вторую группу элементов И-8 и группу элементов ИЛИ 6 Импульс с седьмого выхода регистра 35 сдвига, поступа  через восьмой элемент ИЛИ 23 и открытый восьмой элемент И 31, инициирует операцию суммировани  содержимого накапливающего сумматора-вы- читател  2 и величины Н, поступающей с первого регистра 3 сдвига

Если после выполнени  указанных операций знак оценочной функции F оказываетс  отрицательным, то второй гри1 гер 34 с по влением импульса с восьмого выхода регистра 35 сдвига на его управл ющем входе устанавливаетс  в единичное состо ние. При этом открываетс  п тый, шестой и восьмой элементы И 28, 29 и 31. Импульс с

восьмого выхода регистра 35 сдвига через открытый п тый элемент И 28. а также через третий и четвертый элементы ИЛИ 18 и 19 поступает соответственно на дес тый и одиннадцатый выходы блока 11 управлени , обеспечива  подсуммирование к содержимому накапливающего сумматора-вычитател  3 величины Н. Импульс с дев того выхода регистра 35 сдвига через седьмой элемент ИЛИ 19 поступает на одиннадцатый выход и через п тый элемент ИЛИ 20 - на дев тый выход блока 11 управлени . Эти сигналы обеспечивают подсуммирование к содержимому накапливающего сумматора- вычитател  3 удвоенной величины в накапливающем сумматоре-вычитателе 2. поступающей со сдвигом на разр д влево через вторую группу элементов И 8 и группу элементов ИЛИ 6. Импульс с дев того выхода регистра 35 сдвига, поступа  через восьмой элемент ИЛИ 23 и открытый восьмой элемент И 31, инициирует операцию суммировани  содержимого накапливающего сумматора-вычитател  2 и величины Н. поступающей с первого регистра 4 сдвига.

Импульс с дев того выхода регистра 35 сдвига осуществл ет сдвиг на разр д влево содержимого накапливающего сумматора- вычитател  3 влево и первого регистра 4 сдвига вправо, те F -F 2, Первый регистр 4 сдвига имеет один дополнитель ный младший разр д Наличие единицы в ;-,том разр де свидетельствует о равенстве и. следовательно о тавершении вычислений . При этом сигнал с мпздшего разр да первого регистра 4 сдвига поступает через второй элем нт ИЛИ 17 на Р-пхсд первого риггера 33. устанавлива  ею в нулевое состо ние Ча этом вычислени  заканчиваютс , а результат вычислений Y снимаетс  с информационных выходов накапливающего сумматора-вычитател  2

8 противном случае (Н 0) импульс с дес того выхода регистра 35 сдвига через аторой элемент 14 задержки и первый элемент И ПИ 16 поступает ч э синхролход perи- стра 35 сдвига, обеспечива  запись единиц1-. в его младший разр д. Далее вегь основной цикл вычислений повтор емс  до получени  равенства Н 0 Очевидно, что число таких циклов определ ет, ч величиной п - разр дностью регистров и сумматоров

Таким образом, предлагаемое уп роист во обладает не только большими по сравне н и ю с известным Функциональными возможност ми но и обеспечивает минимальную погрешность вычислени  квадратного корн  в пределах младшего разр да результата

Claims (1)

1. Формула изобретени  Устройство дл  извлечени  квадратного корн  по авт. св. № 1569827, отличающеес  тем, что, с целью расширени  класса решаемых задач за счет возможности извлечени  квадратного корн  из суммы и разности двух чисел, в него введен коммутатор , первый и второй входы которого соединены с первым и шестым выходами блока управлени  соответственно, а третий вход  вл етс  входом управлени  режимом устройства , первый, второй и третий выходы коммутатора подключены соответственно к установочному входу и первому и второму входам управлени  накапливающего сумматора , втора  группа информационных входов которого подключена к информаци0

   5

   онному входу второго регистра сдвига, при чем коммутатор содержит переключатель триггер и с первого по третий элементы И выходы которых  вл ютс  одноименными выходами коммутатора, первый и второй ус тановочные входы триггера соединены с со ответствующими выходами переключател  вход которого  вл етс  третьим входом коммутатора , пр мой выход триггера соединен с объединенными первыми входами первого и второго элементов И, второй вход первого из которых  вл етс  первым входом коммутатора, второй вход которого подключен к объединенным первому входу третьего элемента И и второму входу второго элемента И, второй вход третьего элемента И соединен с инверсным выходом триггера

   | Режим

   Фиг.1

   г гщ

   9Ј

   Я