SU1647571A1

SU1647571A1 - Многоканальный сигнатурный анализатор

Info

Publication number: SU1647571A1
Application number: SU894674729A
Authority: SU
Inventors: Валентин Зиновьевич Хаимов
Original assignee: Всесоюзный научно-исследовательский институт телевидения и радиовещания
Priority date: 1989-04-07
Filing date: 1989-04-07
Publication date: 1991-05-07

Abstract

Изобретение относитс к вычислительной технике и может использоватьс в системах тестового диагностировани цифровых объектов. Цель изобретени - увеличение достоверности контрол . Многоканальный сигнатурный анализатор содержит триггеры 1-16, сумматоры 17-24 по модулю два, мультиплексоры 25-32. После обнаружени ошибок в многоканальных последовательност х существует возможность идентифицировать номер канала с ошибкой. 1 ил., 1 табл.

Description

Изобретение относитс к вычислительной технике и может быть использовано в системах тестового диагностировани цифровых объектов.

Целью изобретени вл етс повышение достоверности контрол .

На чертеже показана схема многоканального сигнатурного анализатора.

Сигнализатор содержит триггеры 1-16, сумматоры 17-24 по модулю два, мультиплексоры 25-32. Рассматриваетс случай, когда N 16, К 8. Ф(х) х16 + х12 + х9 + х7 +

1, П1 1, П2 3, П3 6, П4 8, П5 9. П6 11,

л 14, пв 16, где п - номер триггера, на вход которого подаетс результирующа после суммировани по модулю два последовательность .

Устройство функционирует следующим образом.

Устройство переводитс а многоканальный режим, дл чего устанавливаютс равными нулю потенциалы на входах анализатора S1, S2, S3, S4.

Восемь сумматоров 17-24 по мере ввода в устройство одновременно восьми цифровых последовательностей производ т их суммирование по модулю 2 с четверкой последовательностей , заданных дл каждого сумматора по следующим соображени м.

К сдвиговому регистру с обратными св з ми как к линейному устройству применим принцип суперпозиции, из которого следует , что реакци регистра на сумму из m входных величин равна сумме его реакций на каждую величину.в отдельности. Отсюда следует, что если входной сигнал регистра рассматривать как сумму по модулю 2 двоичных последовательностей, то полученна сигнатура будет эквивалентна сумме по модулю 2 индивидуальных сигнатур.

Известное устройство дл од но канального сигнатурного анализа представл ет собой линейный сдвиговый регистр с обратными св з ми, от 16, 12, 9 и 7-го разр дов регистра через сумматор по модулю два.

Описание регистра полиномом позвол ет указать в сжатом виде, какие разр ды сдвигового регистра необходимо св зать с входами сумматора.

И

г

XI

сл

VI

Так как выход триггера 16 поступает через сумматор 17 на информационный РХОД триггера 1, то регистр сдвига, составленный из триггеров 1-16, вл етс кольцевым . А это означает, что входную последовательность можно вводить без потери качества через сумматор по модулю два в любой разр д регистра, При этом, счита триггер, на информационный вход которого подаетс через логический элемент входна последовательность, первым, легко рассчитывать номера триггеров, с выходов которых необходимо заводить обрат- ные св зи. В частности, ее пи осуществл етс ввод в третий разр д регистра , то обратные св зи необходимо снимать с выходов дев того, одиннадцатого, четырнадцатого и второго разр дов. В общем случае номера триггеров, с которых снимаютс четверки последовательностей, могут быть с учетом циклического сдвига по модулю 16 выбраны из соотношений: ((п-1) + 7) - дл первой из четверки последовательностей , ((п-1) + 9) - дл второй из четверки последовательностей, ((п-1) + 12) - дл третьей из четверки последовательностей, ((п-1) + 16) - дл четвертой из четверки последовательностей .

Критерием качества выбора конкретных точек дл ввода информации в разр ды регистра сдвига вл етс степень размножени в момент времени (t-Ч) одиночных ошибок, поступивших в момент времени t из i го канала.

В таблице показаны наилучшие результаты распределени .

При такой организации многоканального сигнатурного анализатора по вление одиночной ошибки в момент времени t в первом , третьем, п том или седьмом каналах, информаци из которых вводитс через сумматоры в первый, шестой, дев тый и четырнадцатый разр ды регистра (в таблице выделены жирным шрифтом), вызывает в (t-H)-u момент времени четырехкратное размножение ошибки. Если, например, в момент времени t одиночна ошибка из первого канала будет введена в первый разр д регистра (через сумматор 17), то в следующий (1+1)-й момент времени за счет действи обратных св зей ошибки будут введены в шестой, дев тый и одиннадцатый разр ды , а сам введенный в момент времени t в первый разр д регистра ошибочный бит информации окажетс во втором разр де регистра .

Аналогично по вление одиночной ошибки в момент времени t во втором или шестом канале, информаци из которого вводитс через логимег.киз элементы & третий и одиннадцатый разр ды регистра, вызывает в (t+D-й момент времени трехкратное размножение ошибки. Если, например, в момент времени.t одиночна ошибка из

второго канала будет введена в третий разр д регистра (через сумматор 18), то в следующий (t+IJ-й момент времени за счет действи обратных св зей ошибки будут введены в восьмой и одиннадцатый разр ды , а сам введенный в момент времени t в третий разр д регистра ошибочный бит информации окажетс в четвертом разр де регистра .

Наконец, по вление одиночной ошибки

в момент времени t в четвертом или восьмом канале, информаци из которого вводитс через сумматоры в восьмой и шестнадцатый разр ды регистра (в таблице выделены жирным шрифтом), вызывает в

(т+1)-й момент времени двухкратное размножение ошибки. Если, например, а момент времени t одиночна ошибка из четвертого канала будет введена в восьмой разр д регистра (через сумматор 20), то в

следующий (t+IJ-й момент времени за счет действи обратных св зей ошибки будут введены в дев тый и шестнадцатый разр ды .

После обнаружени ошибок в многокана ьном варианте путем сравнени полученной сигнатуры с ее эталонным значением существует возможность путем автоматического перевода устройства в сд- ноканальный режим идентифицировать номер канала, внесшего неисправность. Дл этого управл ющий вход S1 устройства переводитс в единичное состо ние. При этом на информационные эходы триггеров 3.6,8, 9, 11. 14 и 16 начинают поступать сигналы с

выходов триггеров 2, 5, 7, 8, 10, 13 и 15, что обеспечивает полное восстановление структуры регистра сдвига.

Еслитеьерь мен ть потенциалы на входах S2, S3 и S4 анализатора, то на п тый

вход первого сумматора 17 можно будет автоматически направл ть поочередно цифровые последовательности от D1 до D8.

50

Claims

Формула изобретени

Многоканальный сигнатурный анализатор , содержащий N триггеров, где N - степень образующего многочлена, К сумматоров по модулю два, где К - число 5 информационных входов анализатора., группа выходов триггеров образует группу информационных выходов анализатора , тактовые входы триггеров объединены и образуют тактовый вход анализатора, j- группа выходов I триггеров, номера которых

определ ютс видом образующего многочлена , где I - число ненулевых коэффициентов образующего многочлена, j , подключены к входам с 1-го по i-й j-ro сумматора по модулю два, (1+1)-й вход каждого из которых, кроме первого, образует j-й информационный вход анализатора, выход первого сумматора по модулю два соединен с информационным входом первого триггера , отличающийс тем. что, с целью увеличени достоверности контрол , он дополнительно содержит К мультиплексоров, причем j-й информационный вход первого мультиплексора подключен к j-му информационному входу анализатора, выход перво0

5

го мультиплексора соединен с (М)-ч входом первого сумматора по модулю два, выход j-го сумматора по модулю два, кроме первого, соединен с первым информационным входом j-ro мультиплексора, выход j-ro мультиплексора, кроме первого, соединен с информационным входом nj-ro триггера, где 1 nj N,выход m-ro триггера,где , N-1. ). соединен с информационны м входом (т + 1)-го триггера, выход (nj-1)- го триггера соединен с вторым информационным входом j-ro мультиплексора , управл ющие входы мультиплексоров образуют группу входов задани режима анализатора.