SU1644386A1

SU1644386A1 - Преобразователь код-код

Info

Publication number: SU1644386A1
Application number: SU884467181A
Authority: SU
Inventors: Сергей Геннадьевич Гончаров
Original assignee: Особое Конструкторское Бюро Института Космических Исследований Ан Ссср
Priority date: 1988-07-29
Filing date: 1988-07-29
Publication date: 1991-04-23

Description

1

(21)4467181/24

(22)29.,07.88

(46) 23,04.91. Бюл. № 15

(71)Особое конструкторское бюро Института космических исследований

АН СССР

(72) С.Г. Гончаров (53) 681.325(088.8)

(56) Авторское свидетельство СССР № 663102, кл. Н 03 К 13/20, 1971.

Авторское свидетельство СССР № 1341717, кл. Н 03 М 1/10, 1986.

(54) ПРЕОБРАЗОВАТЕЛЬ КОД-КОД (57) Изобретение относитс к автоматике и информационно-измерительной технике и может быть использовано в интерфейсных устройствах. В устройстве, содержащем блок 1 определени матис- сы и блок 2 определени положени зап той, оба блока выполнены соответственно на коммутаторах 1.1-1„М, а также шифраторе 3 и элементах 4.f- 4„2Р ИЛИ. 1 ил.

}

Ф Ј 4ь

W

эо

35

Изобретение относитс к автоматике и информационно-измерительной технике и может быть использовано в интерфейсных устройствах.

Цель изобретени - повышение быстродействи .

На чертеже приведена функциональна схема преобразовател .

Преобразователь содержит блок 1 определени мантиссы, выполненный на М коммутаторах 1.1-1сМ, блок 2 определени положени зап той, выполненный на шифраторе 3 и 2° элементах 4. ИЛИ.

Преобразователь работает следующим образом.

Согласно функциональной схеме на входную шину устройства подаетс N-разр дньй код. Число разр дов вход- ного и выходного кодов устройства св зано соотношением

N ( 1) + М,

где N - число разр дов входного ко-

да устройства;

Р - число старших разр дов выходного кода устройства; М - число младших разр дов выходного кода устройства. На вход дези-цепочки 4 подаютс старшие разр ды входной шины, начина от N разр да до N-2P разр да0 Срабатыванием дези-цепочки определ етс положение первого значащего разр да входного кода с, На выходе, дези-цепоч- ки имеем позиционный код, который преобразуетс шифратором 2 в Р-раз- р дный код старших разр дов йыходногс кода устройстэа Р-разр дный код старших разр дов подаетс также на , управление коммутдторами 3, подключающими к М-разр дному коду младших разр дов выходных шин устройства разр ды входного кода, следующие за первым значащим разр дом входно- го кода. Как видно из указанного со- отношени , число выходных разр дов устройства М+Р меньше числа входных разр дов„ Входной и выгодной коды, исход из указанного соотношени , св заны псевдологарифмической зависимостью , где М разр ды указывают на мантиссу псевдологарифма, а Р разр ды-- на положение зап той, Пре- образование разр дного кода в устрой стве в ,М+Р разр дный псевдологарифмический код АЦП обеспечивает выравнивание относительной погрешности по всему диапазону преобразовани .

Применение дези-цепочки дл выделени старшего значащего разр да позвол ет повысить быстродействие устройства коррекции. В зависимости от конкретной серии микросхем, например дл серии К155 и 564, среднее врем срабатывани типового вентил в 2-5 раз меньше времени срабатывани типового регистра сдвига. Соответственно и скорость срабатывани устройства увеличиваетс не мене чем в 2-5 раз

Claims

Формула изобретени

Преобразователь код-код, содержащий блок определени мантиссы и блок определени положени зап - той, выходы которого вл ютс выходной шиной Р старших разр дов выходного кода, выходной шиной М младших разр дов выходного кода вл ютс выходы блока определени мантиссы , входы которого вл ютс (N-1)-разр дной входной шиной, где N-разр дность входного кода, равна 2 -1+М, отличающийс тем, что, с целью повышени быстродействи , блок определени мантиссы выполнен на М коммутаторах, а блок определени положени зап той выполнен на 2° элементах ИЛИ и шифраторе, выходы которого вл ютс выходной шиной Р старших разр дов выходного кода, а входы подключены к выходам соответствующих элементов ИЛИ, первый вход каждого элемента ИЛИ, кроме последнего, подключен к, выходу последующего элемента ИЛИ, первый вход последнего элемента ИЛИ вл етс шиной нулевого потенциала, вторые входы элементов ИЛИ вл ютс шиной 2 старших разр дов входного кода, пвый и второй информационные входы кадого коммутатора, объединены и вл ютс соответственно с первого по М-й разр дами входной шины, входы с третьего по ()-й. даждого 1-го коммутатора , где ,.MJ, вл ютс соответственно с (i-M)-ro no Ј(i+1) + ( -3)J-ft разр дами входной шины, одноименные адресные входы коммутаторов объединены и подключены к соответствующим выходам шифратора.