SU1644227A1 - Устройство дл контрол доменной пам ти - Google Patents
Устройство дл контрол доменной пам ти Download PDFInfo
- Publication number
- SU1644227A1 SU1644227A1 SU894680253A SU4680253A SU1644227A1 SU 1644227 A1 SU1644227 A1 SU 1644227A1 SU 894680253 A SU894680253 A SU 894680253A SU 4680253 A SU4680253 A SU 4680253A SU 1644227 A1 SU1644227 A1 SU 1644227A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- outputs
- control
- unit
- Prior art date
Links
Landscapes
- Hall/Mr Elements (AREA)
Abstract
Изобретение относитс к вычислитель- ной технике и может быть использовано при контроле накопителей информации на цилиндрических магнитных доменах. Целью изобретени вл етс повышение быстродействи и надежности устройства за счет совмещени во времени операций функционального и параметрического контрол . Устройство дл контрол доменной пам ти содержит блок 1 сопр жени , блок 2 синхронизации , блок 3 формировани фазовой и временной диаграмм, блок 4 формировани данных и группу блоков 5 параметрического контрол . Использование устройства позвол ет совместить отдельные операции параметрического и функционального контрол , а также повысить надежность за счет контрол качества контакта между блоком формирователей импульсов тока и сменными накопител ми информации. 1 ил. Ju k/
Description
Изобретение относится к вычислительной технике и может быть использовано при контроле накопителей информации на цилиндрических магнитных доменах.
Цель изобретения - повышение быстро-. действия и надежности за счет совмещения во времени операций функционального и параметрического контроля.
На чертеже приведена структурная схема устройства для контроля доменной памяти.
Устройство для контроля доменной памяти содержит блок 1 сопряжения, блок 2 синхронизации, блок 3 формирования фазовой и временной диаграмм, блок 4 формирования данных и группу блоков 5 параметрического контроля. Блок параметрического контроля включает в себя источник 6 опорного напряжения, компаратор 7 и триггер 8 состояния.
На схеме показан модуль 9 доменной памяти, содержащий накопитель 10 информации с катушками 11 поля продвижения, функциональными токовыми элементами 12 и датчиками 13 считывания, блок 14 управляемых формирователей поля продвижения, блок 15 управляемых формирователей импульсов тока и блок 16 усилителей считывания. Кроме того, на схеме показаны группа информационных входов-выходов 17 устройства, шина 18 нулевого потенциала, +U - группа входов напряжения питания.
Устройство работает следующим образом.
Процедура контроля разделяется не циклы функционального и параметрического контроля.
Параметрический контроль включает в себя измерение сопротивления шин функциональных токовых элементов 12. Для этого в память блока 3 формирования фазовой и временной диаграмм заносится последовательность управляющих воздействий на функциональные элементы накопителя 10. В токовые элементы 12 подаются прямоугольные импульсы тока, причем пауза между ними достаточна для опроса триггеров 8 состояния и изменения амплитуды тока, формируемого блоком 15 управляемых формирователей импульсов тока. Если создаваемое импульсом тока падение напряжения на элементе 12 больше значения опорного напряжения иоточника 6, то сигналом с компаратора 7 триггер 8 будет установлен в состояние логической 1”. В противном случае триггер 8 останется в состоянии 0. Проверяя состояния триггеров 8 в группе блоков 5 параметрического контроля и меняя от импульса к импульсу амплитуду тока, можно найти дискретные значения ампли туды тока при известном значении опорного напряжения, которые позволяют определить диапазон возможных значений сопротивления шины соответствующего функционального элемента накопите/?я 10.
В цикле функционального контроля в процессе работы устройства, синхронизируемой блоком 2, в накопитель 10 записываются и из него считываются кодовые последовательности. С помощью блока 4 формирования данных осуществляется перевод кодов из параллельной формы в последовательную при записи и из последовательной формы в параллельную при чтении. Записываемые и считываемые коды сравниваются и на основе этого делается вывод о рабочих диапазонах накопителя и его карте дефектных регистров. Если опорное напряжение соответствующего источника 6 меньше падения напряжения на элементе 12, то после каждого импульса тока триггер 8 будет устанавливаться в ”1. Опрашивая триггеры 8 блока 5 после каждого импульса, можно контролировать отсутствие короткого замыкания шины элемента 12, а в промежутках между импульсами отсутствие разрыва в цепи элемента 12.
Таким образом, в предлагаемом устройстве совмещаются отдельные операции параметрического и функционального контроля, что позволяет повысить быстродействие и надежность. Имеется возможность контроля качества контакта между блоком формирователей импульсов тока и сменными накопителями информации.
Claims (1)
- Формула изобретенияУстройство для контроля доменной памяти, содержащее блок сопряжения, первая группа входов-выходов которого является группой информационных входов-выходов устройства, блок синхронизации, блок формирования фазовой и временной диаграмм и блок формирования данных, отличающееся тем, что, с целью повышения быстродействия и надежности устройства за счет совмещения во времени операций функционального и параметрического контроля, в него введена группа блоков параметрического контроля' группа·входов которых является группой входов контролируемых параметров устройства, входы напряжения питания группы блоков параметрического контроля подключены к входу напряжения питания устройства, а группа выходов группы блоков параметрического контроля подключена к группе входов управления блока сопряжения, которые являются входами состояния параметров устройства, вторая группа входов-выходов блока сопряжения соединена с первой группой синхронизиру1044227 ющих входов-выходов блока синхронизации, вторая группа синхронизирующих входов-выходов которого подключена к группе управляющих входов-выходов блока формирования фазовой и временной диаграмм, 5 первая группа управляющих выходов которого является первой группой управляющих выходов устройства, а вторая группа управляющих выходов блока формирования фазовой и временной диаграмм подключена к 10 группе входов управления блока формиро вания данных, группа информационных зходов-выходое которого соединена с третьей группой входов-выходов блока сопряжения, а группа входов является группой входов данных устройства, первая группа управляющих выходов блока сопряжения подключена к группе управляющих входов блока формирования фазовой и временной диаграмм, а вторая группа управляющих выходов язляется второй группой управляющих выходов устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894680253A SU1644227A1 (ru) | 1989-04-18 | 1989-04-18 | Устройство дл контрол доменной пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894680253A SU1644227A1 (ru) | 1989-04-18 | 1989-04-18 | Устройство дл контрол доменной пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1644227A1 true SU1644227A1 (ru) | 1991-04-23 |
Family
ID=21442338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894680253A SU1644227A1 (ru) | 1989-04-18 | 1989-04-18 | Устройство дл контрол доменной пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1644227A1 (ru) |
-
1989
- 1989-04-18 SU SU894680253A patent/SU1644227A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US № 4459549, кл. 324/210, 1983. Авторское свидетельство СССР Мг 1501160, кл. G 11 С 11/14.G 11 С 29/00, 1988. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1644227A1 (ru) | Устройство дл контрол доменной пам ти | |
US3946255A (en) | Signal generator | |
US3105225A (en) | Method and apparatus for utilizing ferroelectric material for data storage | |
SU1269166A2 (ru) | Устройство дл подсчета количества объектов | |
SU832603A1 (ru) | Устройство дл контрол блоковОпЕРАТиВНОй пАМ Ти | |
RU1783529C (ru) | Устройство дл контрол программ | |
SU1403097A1 (ru) | Устройство дл контрол полупроводниковой пам ти | |
SU1691827A1 (ru) | Устройство дл ввода информации от двухпозиционных датчиков | |
SU1631546A1 (ru) | Устройство дл диагностировани цифровых блоков | |
SU538377A1 (ru) | Устройство дл считывани графической информации | |
SU1705876A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
SU321820A1 (ru) | Блок постоянного запаздывания | |
SU424196A1 (ru) | Устройство для считывания и контроля информации с перфокарт | |
SU646375A1 (ru) | Устройство дл контрол блоков пам ти | |
JPS597157B2 (ja) | 磁気バブル装置の試験方法 | |
SU809355A1 (ru) | Программатор дл записи информа-ции B пОлупРОВОдНиКОВыЕ элЕМЕНТыпАМ Ти | |
SU842775A1 (ru) | Устройство дл сопр жени | |
SU748413A1 (ru) | Микропрограммное устройство управлени | |
SU1405081A2 (ru) | Устройство дл считывани графической информации | |
SU1170394A1 (ru) | Каротажный графопостроитель | |
SU1605208A1 (ru) | Устройство дл формировани контрольных тестов | |
SU1499347A1 (ru) | Устройство дл контрол дискретных сигналов | |
SU866753A1 (ru) | Цифровой управл емый генератор | |
SU1674259A1 (ru) | Устройство формировани импульсов тока управлени дл доменной пам ти | |
SU497640A1 (ru) | Устройство дл контрол оперативных накопителей |