SU1631706A1

SU1631706A1 - Последовательный цифровой фильтр

Info

Publication number: SU1631706A1
Application number: SU884498383A
Authority: SU
Inventors: Лев Моисеевич Гольденберг; Рафаел Рафварович Бадалян; Артак Перчович Епремян
Original assignee: Ереванский политехнический институт им.К.Маркса; Ленинградский Электротехнический Институт Связи Им.Проф.М.А.Бонч-Бруевича
Priority date: 1988-10-25
Filing date: 1988-10-25
Publication date: 1991-02-28

Abstract

Изобретение относитс к вычислительной технике, в частности к технике цифровой обработки сигналов Цель изобретени - упрощение последовательного цифрового фильтра. Фильтр содержит кодер 1, преобразователь 2 кода, блок 3 пам ти и сдвига, коммутатор 5, накапливающие сумматоры 7-9. Введены счетчик 4 и блок 6 посто нной пам ти. В фильтре реализован алгоритм фильтрации с использованием дельта-модул ции повышенной информативности , а в качестве умножител используетс блок 3. 2 ил. 4 табл.

Description

Таблица 1

Таблица 2

Таблица 3

Таблица 4

$M) fez

Claims

Формула изобретения

Последовательный цифровой фильтр, содержащий кодер, вход которого является входом последовательного цифрового фильтра, преобразователь кода, вход которого соединен с выходом шага квантования кодера,, коммутатор, информационные и знаковый разряд первого входа которого соединены с выходом преобразователя ко да и выходом знакового разряда кодера соответственно, блок памяти и сдвига, выход информационных и знакового разрядов которого соединен с информационными и знаковым разрядами второго входа коммутатора соответственно, информационные и знаковый разряды выхода которого соединены с информационными и знаковым разрядами входа блока памяти и сдвига соответственно, и последовательно соединенные первый, второй и третий накапливающие сумматоры, выход третьего из которых является выходом последовательного цифрового фильтра, входом сброса которого является вход сброса первого накапливающего сумматора, отличаю щийся тем, что, с целью упрощения последовательного цифрового фильтра за счет исключения блока памяти и сдвига, введены счетчик, тактовый вход которого является тактовым входом последовательного цифрового фильтра, и блок постоянной памяти, первая группа разрядов адресного входа которого соединена с разрядами выхода счетчика, вход сброса которого соединен с входом сброса первого накапливающего сумматора, вход которого соединен с выходом блока постоянной памяти, вторая группа разрядов адресного входа которого соединена с информационными и знаковым разрядами выхода блока памяти и сдвига.

Таблица 1

Ns lx^b(n - m) или l_n ^b(m) g_x ^c(n - m) или g_n ^c(m) 4 3 2 1 2 1 1 0 0 0 1 0 0 2 0 0 1 0 0 1 3 0 1 0 0 1 0 4 1 0 0 0 1 1

Таблица 2

Ns l_x ^b(n - m)l_n ^b(m) g_x ^c(n - m) + g_n ^c(m) 7 6 5 4 3 2 1 3 2 1 1 2 3 4 5 6 7 8 9 10 11 1 2 3 4 5 6 7 8 9 10 11 1 0 0 0 0 0 0 1 0 0 0 2 0 0 0 0 0 1 0 0 0 1 3 0 0 0 0 1 0 0 0 1 0 . 4 0 0 0 1 0 0 0 0 1 1 5 0 0 1 0 0 0 0 1 0 0 6 0 1 0 0 0 0 0 1 0 1 7 1 0 0 0 0 0 0' 1 1 0

Таблица 3

Qm°

№ Адреса lx^b(n - m)ln^h(m) 1 0 7 6 5 4 3 2 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 2 0 0 1 0 0 0 0 0 0 0 1 0 3 0 1 0 0 0 0 0 0 0 1 0 0 4 0 1 1 0 0 0 0 0 1 0 0 0 5 1 0 0 1 1 1 1 1 1 1 1 1 6 1 0 1 1 1 1 1 1 1 1 1 0 7 1 1 0 1 1 1 1 1 1 1 0 0 8 1 1 1 1 1 1 1 1 1 0 0 0

Таблица 4

ОпЛ

№ Адреса {gxj lx^b(n - m)ln^b(m) 1 0 7 6 5 4 3 2 1 0 1 0 0 0 1 1 1 1 1 1 1 1 0 2 0 0 1 1 1 1 1 1 1 1 0 0 3 0 1 0 1 1 1 1 1 1 о 0 0 4 0 1 1 1 1 1 1 1 0 0 0 0 5 1 0 0 0 0 0 0 0 0 0 1 0 6 1 0 1 0 0 0 0 0 0 1 0 0 7 1 1 0 - 0 0 0 0 0 1 0 0 0 8 Ί 1 1 0 0 0 0 1 0 0 0 0

Фиг.2