SU1631560A1

SU1631560A1 - Синтезатор сигналов

Info

Publication number: SU1631560A1
Application number: SU884628515A
Authority: SU
Inventors: Владимир Григорьевич Алешин; Леонид Алексеевич Белов; Игорь Люзикович Королев; Валентин Николаевич Шарапинский
Original assignee: Московский энергетический институт; Предприятие П/Я А-3559
Priority date: 1988-12-30
Filing date: 1988-12-30
Publication date: 1991-02-28

Description

1

(21)4628515/24

(22)30.12.88

(46) 28.02.91.Бюл. №8

(72) В.Г.Алешин, Л.А.Белов, И.Л.Королев

и В.Н.Шарапинский

(53)681.3(088.8)

(56)Гнатек Ю.Р. Справочник по цифроана- логовым и аналого-цифровым преобразовател м . М.: Радио и св зь, 1982, с.259, рис.4.129.

Diqltal Waveform Synthesizer/ Hewlett- Packard CO. PALO ALTO. CA.Microwave Journal, February, 1986. (54) СИНТЕЗАТОР СИГНАЛОВ

(57)Изобретение относитс к технике формировани сигналов произвольной формы, например к синтезаторам сигналов;и может быть использовано в радиотехнике и измерительной технике. Цель изобретени - повышение быстродействи и повышение точности формировани сигнала. Устройство содержит адресные счетчики 1.11.N,

блоки 2.12.N пам ти, мультиплексор 3,

многофазный генератор 4, тактовый генератор 5. счетчик 6 импульсов, цифроаналого- вый преобразователь 7, буферный регистр 8, элемент 9 задержки и блок 10 управлени пам тью. Начальные состо ни генератора 4 и счетчика 6 таковы, что прохождение информации на выход мультиплексора 3 каждого последующего канала происходит одновременно со сменой состо ни счетчика 1 предыдущего канала, что позвол ет иметь частоту следовани отсчетов формируемого сигнала в п раз выше предельной частоты работы блоков пам ти. Введение элемента задержки позвол ет снизить шумы на выходе устройсвта, возникающие за счет переходных процессов в мультиплексоре . 1 ил.

Изобретение относитс к технике формировани сигналов произвольной формы и может быть использовано в радиотехнике и измерительной технике.

Цель изобретени - повышение быстродействи и точности формировани сигнала .

На чертеже представлена функциональна схема синтезатора сигналов.

Синтезатор сигналов содержит адресные счетчики 1.11.N, блоки 2,1,...,2.N пам ти , мультиплексор, многофазный генератор 4, тактовый генератор 5, счетчик 6 импульсов, цифроаналоговый преобразователь 7, буферный регистр 8, элемент 9 задержки и блок 10 управлени пам тью.

Синтезатор сигналов работает следующим образом.

Формируемый сигнал представлен набором отсчетов, записанных в блоках 2.12.N в виде двоичных кодов, извлекаемых оттуда последовательно один за другим с тактовой частотой импульсов, вырабатываемых генератором 5. Первый отсчет сигнала записан в нулевой чейке пам ти блока 2.1, второй отсчет - в нулевой чейке пам ти блока 2.2, соответственно N-й отсчет записан в нулевой чейке пам ти блока 2.N. Отсчеты сигнала с номерами (N+1)2.N записаны соответственно в первых чейках блоков 2.12.N. Дальнейша

организаци записи отсчетов сигнала аналогична описанной выше.

При загрузке данных значени отсчетов сигнала поступают из блока 10 управлени пам тью на информационные входы блоков 2.12.N пам ти, затем в блоке 10 управлени формируютс адрес и сигнал разрешени записи информации в один из адресных счетчиков 1.1,.,.,1.N, например счетчик 1,1.

При этом адрес с информационного входа адресного счетчика 1.1 проходит на его выход и на адресный вход соответствующего ему блока 2.1 пам ти, Сигнал разрешени записи подан также на вход записи блока 2.1, поэтому в блок 2.1 запишетс значение отсчета сигнала, присутствующее на информационном входе блока 2.1, после этого снимаетс сигнал разрешени записи с блоков 1,1 и 2.1, устанавливаетс новое значение отсчета сигнала и формируетс сигнал разрешени записи на входе записи адресного счетчика 1.2 и входе записи блока 2.2. Далее процедура повтор етс еще (п-2) раз.1 Таким образом, данные занесены в нулевые чейки блоков 2.12.N

пам ти, после этого измен етс адрес на информационных входах счетчиков 1.1,....1.N и по разрешаюицему сигналу на

входе записи переписываетс на выход выбранного адресного счетчика. Цикл загрузки следующей чейки блоков 2.1,...,2.N пам ти повтор етс .

При загрузке блоки 2.1,,..,2.N пам ти установлены в режим записи информации сигналом управлени режимом работы с блока 10 управлени , при считывании из блоков 2.12.N пам ти эти блоки перевод тс в

0 режим считывани этим же сигналом, а многофазный генератор 4, адресные счетчики 1.1,...,1.N и счетчик. 6 импульсов устанавливаютс в начальное состо ние.

Импульсы с выхода тактового генерато5 ра 5 поступают на вход многофазного генератора 4, на выходах которого формируютс импульсы, последовательно сдвинутые друг относительно друга во времени. Импульс с первого выхода генератора 4 поступает на

0 счетный вход адресного счетчика 1.1, с второго выхода генератора 4 - на счетный вход адресного счетчика 1.2 и т.д. Изменение состо ни одного из счетчиков 1.1 ,..,,1 .N вызывает смену информации на выходах

5 соответствующего блока 2.12.N. Информаци с выходов блоков 2.12.N поступает

на входы мультиплексора 3, адрес дл которого формируетс счетчиком 6 импульсов. Начальные состо ни многофазного гене0 ратора 4 и счетчика 6 таковы, что прохождение информации L-ro канала (L 1, ...,п) на выход мультиплексора 3 происходит одновременно со сменой состо ни адресного счетчика (L-1)-ro канала. Описанна органи5 заци процесса считывани информации из блоков 2.12.N пам ти на выход мультиплексора 3 позвол ет иметь частоту следовани отсчетов формируемого сигнала в п раз выше предельной частоты работы бло0 ков 2.1,.,.,2.N пам ти.

Информаци с выхода мультиплексора 3 поступает на буферный регистр 8, запись данных в который происходит с задержкой, определ емой элементом 9, по отношению0

5 к моменту их по влени на выходе мультиплексора 3. Это позвол ет повысить точность формировани выходного сигнала, так как снижаютс шумы, обусловленные переходными процессами в момент пере0 ключени мультиплексора 3. К моменту записи информации переходные процессы завершаютс . Преобразование цифровой информации в аналоговую форму обеспечиваетс блоком 7.

5

Claims

Формула изобретени

Синтезатор сигналов, содержащий тактовый генератор, блок управлени пам тью, цифроаналоговый преобразователь и п (где п 1,2,...) блоков пам ти, выходы которых

соединены с соответствующими информа-, ционными входами мультиплексора, отличающийс тем, что, с целью повышени быстродействи и точности формировани сигнала, в-него введены п адресных счетчиков , многофазный генератор, буферный регистр , элемент задержки и счетчик импульсов, причем выход тактового генератора соединен со счетным входом счетчика импульсов, тактовым входом многофазного генератора и через элемент задержки подключен к входу записи буферного регистра, информационный вход которого соединен с выходом мультиплексора, а выход буферного регистра через цифроаналоговый преобразователь подключен к выходу устройства, выход счетчика импульсов соединен с адресным входом мультиплексора, шина адреса блока управлени пам тью подключена к

информационным входам адресных счетчиков , выходы которых соединены с адресными входами соответствующих блоков пам ти, информационные входы которых

подключены к шине данных блока управлени пам тью, каждый из п управл ющих выходов блока управлени пам тью соединен с входом записи соответствующего адресного счетчика и входом записи соответствующего блока пам ти, выход управлени режимом работы блоков пам ти блока управлени пам тью подключен к входам управлени режимом работы блоков пам ти, выход начальной установки блока управлени пам тью соединен с входами начальной установки адресных счетчиков, счетчика импульсов и многофазного генератора, выходы которого подключены к счетным входам соответствующих адресных счетчиков.