SU1628064A1 - Addressing device - Google Patents
Addressing device Download PDFInfo
- Publication number
- SU1628064A1 SU1628064A1 SU884483994A SU4483994A SU1628064A1 SU 1628064 A1 SU1628064 A1 SU 1628064A1 SU 884483994 A SU884483994 A SU 884483994A SU 4483994 A SU4483994 A SU 4483994A SU 1628064 A1 SU1628064 A1 SU 1628064A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- input
- virtual
- block
- physical
- Prior art date
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Изобретение относитс к вычислительной технике, может быть использовано при построении систем пам ти ЭВМ и поэволнет расширить функциональные возможности путем обеспечени про- изнольного отображени виртуальных страниц на физические. Устройстгю содержит блок 2 двухпортовой оперативной чам ти, регистр 3 адреса и селектор 4 адреса. Через первый адресный вход блока 2 происходит преобразование виртуального адреса в физический, при котором номеру виртуальной страницы , задаваемому старшими разр д ;ми виртуального адреса, ставитс в соответствие номер Физической страницы. Через второй адресный вход блока 2 пронпводитс запись номеров активных физических страниц. 4 ил. с SThe invention relates to computing technology, can be used in the construction of computer memory systems, and allows for expanding the functionality by ensuring the virtual mapping of virtual pages to physical ones. The device contains a block of 2 dual-port operational chi, a register of 3 addresses and a selector of 4 addresses. Through the first address input of block 2, the virtual address is converted to a physical one, in which the number of the physical page is assigned to the virtual page number specified by the higher-order bit of the virtual address. Through the second address input of block 2, the recording of the number of active physical pages is made. 4 il. with s
Description
о toabout to
оо о оoo oh oh
ЈьЈ
Фиг.11
Изобретение относитс к вычислительной технике и может быть использовано при построении систем пам ти ЭВМ.The invention relates to computing and can be used in the construction of computer memory systems.
Цель изобретени - расширение функциональных возможностей путем обеспечени произвольного отображени виртуальных страниц на физические .The purpose of the invention is to expand the functionality by providing an arbitrary mapping of virtual pages to physical.
На фиг. I представлена функциональна схема предлагаемого устройства; на фиг.2 - алгоритм работы селектора пам ти; на фиг.З - функциональна схема блока двухпортовой one ративной пам ти; на фиг.4 - пример отображени виртуальных адресных пространств на физическое пространствоFIG. I presents the functional diagram of the proposed device; Fig. 2 illustrates the algorithm of the memory selector; FIG. 3 is a functional block diagram of a dual-port one memory; 4 shows an example of mapping virtual address spaces onto physical space.
Устройство адресации содержит ад- ресный вход 1 блока 2 двухпортовой оперативной пам ти, регистр 3 адреса , селектор 4 адреса, вход 5 номера виртуальной страницы, выход 6 номера физической страницы, вход 7 дан- ных, вход 8 синхронизации обмена и вход 9 разрешени записи.The addressing device contains the address input 1 of block 2 of dual-port RAM, register 3 addresses, address selector 4, input 5 of the virtual page, output 6 of the physical page, input 7 of data, input 8 of synchronization and entry 9 of write resolution .
Блок 2 содержит буферный регистр 10, мультиплексор 11 и асинхронный оперативный запоминающий узел 12. Block 2 contains a buffer register 10, a multiplexer 11 and an asynchronous operational storage node 12.
Устройство работает следующим образом .The device works as follows.
Сначала записываютс номера требуемых физических страниц, дл чего на адресный вход 1 устройства подаетс адрес, а на вход 8 - сигнал синхронизации обмена (SYNC), по которому селектор 4 адреса (фиг.1) в соответствии со своим алгоритмом работы (фиг.2) фиксирует факт обращени к блоку 2 в своем внутреннем триггере (Т), регистр 3 адреса фиксирует младшие разр ды адреса, которые подаютс на второй адресный вход (А2) блока 2, после этого на вход данных устройства поступает информаци о номере требуемой физической границы и на вход 9 подаетс сигнал разрешени записи (DOUT), по которому селектор 4 адре- са в соответствии с алгоритмом его работы выдает сигналы разрешени запи- си (W), Сигнал разрешени записи (W) обуславливает запись информации по второму адресному входу блока 2. Снима сигналы записи и синхронизации обмена, селектор 4 адреса переходит в начальное состо ние. Таким образом, игпольчу N циклов записи (N опредеFirst, the numbers of the required physical pages are recorded, for which an address is supplied to the address input 1 of the device, and an exchange synchronization signal (SYNC) is fed to the input 8, at which the address selector 4 (figure 1) in accordance with its work algorithm (figure 2) records the fact of access to block 2 in its internal trigger (T); address register 3 fixes the lower bits of the addresses that are fed to the second address input (A2) of block 2; after that, the information about the number of the required physical boundary and the input 9 is turned on Recording (DOUT), according to which the address selector 4 in accordance with the algorithm of its operation generates recording resolution signals (W), the recording resolution signal (W) causes the recording of information on the second address input of block 2. Removed the recording and synchronization signals exchange, the address selector 4 goes to the initial state. Thus, Ipolchu N write cycles (N defined
00
5 five
0 5 0 5
00
5five
, п , P
5л етс количеством младших разр дов (Р) адреса, ), можно заполнить блок 2 требуемыми значени ми номеров физических страниц, На этом заканчиваетс подготовительный этап работы устройства.5) by the number of low-order bits (P) of the address,), it is possible to fill in block 2 with the required values of the number of physical pages. This completes the preparatory stage of the device operation.
При работе устройства с расширением адреса на вход 5 поступает информаци , задающа номер виртуальной страницы, котора поступает на первый адресный вход блока 2. Так как селектор 4 адреса ожидает по влени сигнала синхронизации обмена и не выдает сигнал разрешени записи, блок 2 работает в режиме чтени и выдает на выход D1 информацию, соответствующую номеру физической страницы, т.е. происходит преобразование виртуального адреса в физический.When the device works with address expansion, input 5 receives information specifying the virtual page number that goes to the first address input of block 2. Since the address selector 4 waits for the exchange synchronization signal and does not generate a write enable signal, block 2 operates in read mode and outputs to D1 information corresponding to the number of the physical page, i.e. The virtual address is converted to physical.
Рассмотрим пример отображени виртуальных адресных пространств на физическое (фиг. 4). Имеютс два различных виртуальных адресных пространства (1 и 2), соответствующих разным задачам, которые отображаютс на одно физическое адресное пространство.Consider an example of mapping virtual address spaces to physical (Fig. 4). There are two different virtual address spaces (1 and 2) corresponding to different tasks that map to the same physical address space.
Упор доченные страницы (0,1,2..,) первого виртуального адресного пространства отображаютс в неупор доченные страницы (0,5,7,.о.2...) физического адресного пространства, т.е. фрагментированное (состо щее из чередующихс случайным образом зан тых и свободных страниц физическое адресное пространство может соответствовать непрерывному виртуальному адресному пространству, что облегчает распределение пам ти и ведет к более рациональному ее использованию.The ordered pages (0,1,2 ..,) of the first virtual address space are mapped into disordered pages (0.5,7,. O.2 ...) of the physical address space, i.e. fragmented (consisting of alternating randomly occupied and free pages physical address space can correspond to a continuous virtual address space, which facilitates memory allocation and leads to its more rational use.
Кроме того, некоторые физические страницы (например, нулева 0- и К- ) могут быть общими дл задач, выполн ющихс в различных виртуальных адресных пространствах.In addition, some physical pages (e.g., null 0- and K-) may be common to tasks performed in different virtual address spaces.
Через эти страницы задачи могут производить обмен данными.Through these pages, tasks can exchange data.
Так как отображение, показанное в примере, может измен тьс во врем выполнени задач, то эти задачи могут получать доступ к пам ти, имеющий больший объем, чем вируальное адресное пространство (которое имеет фиксированный размер, завис щий от разр дности виртуального адреса).Since the mapping shown in the example may change during the execution of tasks, these tasks can access memory having a larger volume than the virtual address space (which has a fixed size depending on the size of the virtual address).
Таким образом, в предлагаемом устройстве обеспечиваетс расширение возможностей обмена данными между задачами и повышение гибкости распреде 1628064Thus, in the proposed device, the possibilities of data exchange between tasks are increased and the distribution flexibility is increased.
ленип пам ти за счет обеспечени переключаемости пам ти в целом при разбиении ее на несколько независимо отображаемых страниц. При этом, как и в прототипе, обеспечиваетс расширение адресного пространства.Lenip memory by ensuring the switchability of the memory as a whole when splitting it into several independently displayed pages. At the same time, as in the prototype, the address space is expanded.
Размер достигаемого положительного эффекта ависит от соотношени чи-- ла старших и младших рачр дов при разбиении виртуально г адреса на две части, когда старшие разр ды определ ют номер виртуальной страницы, а младшие - адрес внутри нес, и от разр дности блока 2а При увеличении доли старших «аэр дср, опоцдел ющих номер виртуальной страницы, увеличиваетс обшее чмсло независимо отображаемых виртуальных страниц при уменьшении размера отдельных страниц, что приво- дит к увеличению гиСкопн распределени пам ти. Однако при возраст .мши числа виртуальных страниц экспоненциально увеличиваетс требуема емкость блока 2, что приьодит к росту аппаратурных затрат. Кроме того, возрастают накладные расходы, св занные с занесением в блок 2 исходной информации при переключении виртуальных адресных пространств. Поэтому при опре- 30 страницы устпипства, а ни Jiopnai,попделении требуемого количества виртуальных страниц- должен достигатьс некоторый оптимум, завис щий от конкретных решаемых задач. В приведенном варианте выполнени устройства виртуальное адресное пространство разбиваетс на 16 страниц.The size of the achieved positive effect depends on the ratio of the number of higher and lower racs when virtually dividing the address into two parts, when the high-order bits define the virtual page number, and the low-order ones are inside the address, and from the block size 2a. the proportion of older air traffic pages that mark the virtual page number increases the total number of independently displayed virtual pages while decreasing the size of individual pages, which leads to an increase in the storage memory bandwidth. However, with the age of the virtual number of virtual pages, the required capacity of unit 2 increases exponentially, which increases hardware costs. In addition, the overhead costs associated with the entry in block 2 of initial information when switching virtual address spaces increase. Therefore, when determining the 30 pages of the device, and not Jiopnai, if the required number of virtual pages is selected, some optimum should be achieved depending on the specific tasks being solved. In the illustrated embodiment, the virtual address space is divided into 16 pages.
Разр дность блока 2 вли ет на степень расширени адресного пространства . При этом минимальное число разр дов блока двухпортовой пам ти , при котором происходит расширение адресного пространства, определ етс как РЛ(ИН М-|-1, где М - число старших разр дов виртуального адреса, задающих номер виртуальной страницы.The width of block 2 affects the degree of expansion of the address space. At the same time, the minimum number of bits of the dual-port memory block, at which the address space expands, is defined as XR (ID M- | -1, where M is the number of most significant bits of the virtual address specifying the virtual page number.
Максимальна разр д.-спь оло ч двухпортовой пам ти равна разр дности данных, выдаваемых процессором на шичу.The maximum bit size of a two-port memory is equal to the size of the data sent out by the processor to a bit.
При максимальной разридг эг-i к достигаетс максимальный положит гльим.i эфсЬркт с точки рени расггирпы rat- мл-iH при незначительном рост, оборудовани ,With a maximum razridg of eg-i k, the maximum will be given a glim.i effect from the rhenium point of raggyrpa rat-ml-iH with a slight increase in equipment
Формула иэобрFormula Iobr
Устройство дг. . адр Зсациг, согъ;рж; - щее селектор орре-а, информационный вход ,от,огс п т отсл югпцом старших иа -ф до.. чд с-са устройства, о т л г - ч а ю ш с о с там, ч го, с целы.1 расширени 4 у; кц;1оц; .ть}1ых ппзмокьк г- тгй за счет обеспечени прот1эпог ьно о отпбчаженн виртуальных CTpai ru Hri еские, в него введены бчок го -опой от рзтиврс и пам ти и ад,.игл, причем поррый адресиы ьход Клока двухпортовой опгргтппнсч пам ти вл етс пхоцом номера виртуальной страниц; 1 устройства, нн рмаци ч- itbH ых v - выхс/юм номере фп , чег- онDevice dg. . addr Ssatsig, sog; rzh; - the general orre-a selector, information input, from, og p ts after the jugpets of the senior ia-f to .. chd c-sa devices, about t of the c-p - h and y sh with about there, which, with, are intact. 1 extension 4 y; kts; 1ots; .t} 1st of the year, due to the provision of virtual virtual systems, it introduced the go-oy from rztivrs and memory and hell, .gl, and the address address of the clock of the two-port memory card reader memory of the memory card memory. photsom numbers virtual pages; 1 device, nn rmaqi h- itbH s v - ihm / yum number fp, chegon
ны; вход - чхи/ом данных ус-тройства, ннформчционнып нхот регистра а: ргса вл етс входом младших рпч, дов адреса устройства, пь.ход регистра аг.рег подкчючен к Г1торому адресному блока двухпортовой оагративной пам ти , вход разрешени работы селектора адреса подключен к управл ющему вхоцу регистра адреса и вл етс входом синхронизации обмена устройства, управл ющий вход селектора адреса вл етс входом разрешени записи устройства , а управл ющий выход селектора адреса подключен к входу разрешени записи-считывани блока двухпортовой оперативной пам ти.us; input - data / ohm of the device data, information format of the register a: rgsa is the input of the lower rpch, device address ids, the register register register is connected to the first address block of the two port memory, the address selector is connected to the control register of the address register and is the synchronization input of the device exchange, the control input of the address selector is the write enable input of the device, and the control output of the address selector is connected to the write / read enable input of the two-port block th random access memory.
О CO ГМ About CO GM
оabout
CSJCSJ
CUCU
hh
II
ФизическоеPhysical
адресноеaddress
пространствоspace
ВиртуальноеVirtual
а&ресное пространствоwell space
1515
ШSh
ОABOUT
ВиртуальноеVirtual
адресноеaddress
пространствоspace
22
ФигМFigm
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483994A SU1628064A1 (en) | 1988-09-20 | 1988-09-20 | Addressing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483994A SU1628064A1 (en) | 1988-09-20 | 1988-09-20 | Addressing device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1628064A1 true SU1628064A1 (en) | 1991-02-15 |
Family
ID=21399871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884483994A SU1628064A1 (en) | 1988-09-20 | 1988-09-20 | Addressing device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1628064A1 (en) |
-
1988
- 1988-09-20 SU SU884483994A patent/SU1628064A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1361564, кл. G 06 F 12/08, 1987. Черн к . Диспетчер пам ти дл мнкроЭВМ Электроника-60. - Приборы и техника эксперимента „ 1985, N 3, Авторское свидетельство СССР №1348843, кл. G 06 F 13/16, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100663248B1 (en) | Simultaneous addressing using single-port rams | |
EP0471532A2 (en) | Method for determining the size of a memory | |
KR920001281B1 (en) | Information processing apparatus | |
JPH09167495A (en) | Data storage unit and data storage device using the same | |
US5146572A (en) | Multiple data format interface | |
EP0139094A2 (en) | Raster scan digital display system with a multiple memory device comparator facility | |
EP0217479A2 (en) | Information processing unit | |
SU1628064A1 (en) | Addressing device | |
KR950033914A (en) | Data Processor Circuits and Processing Methods for Digital Image / Graphics Processing | |
KR960018940A (en) | Bridge and computer systems | |
JP2591514B2 (en) | One-chip memory device | |
US6742077B1 (en) | System for accessing a memory comprising interleaved memory modules having different capacities | |
KR960006647A (en) | System for decoding a plurality of MPEG audio and video signals | |
JPS5987567A (en) | Variable length data storage controlling system | |
JPS63129438A (en) | Memory controller | |
JPH10240678A (en) | Extension input/output bus | |
JPH01119823A (en) | First-in first-out storage device | |
JP2590695B2 (en) | Time division switch circuit | |
JP2002050172A (en) | Fifo control circuit | |
JPH0244445A (en) | Data processor | |
JP3251265B2 (en) | Memory output control circuit | |
KR970022776A (en) | Memory access device and method | |
JPH04243086A (en) | Storage device | |
JPH02166547A (en) | Information processor | |
JPH04350731A (en) | Development backup system |